原创 DE2上SDRAM实验

2011-7-17 22:33 1270 1 2 分类: FPGA/CPLD

今天终于将SDRAM跑通了,写个总结吧。

最开始的时候的错误是没有加JTAG模块。然后在用NIOS编程下载时,看到0%的标志误以为是错误,其实没有问题,因为代码太小了,相对于整个SDRAM空间只占了0%。

后来应学长要求,加入PRINTF函数。发现能使LED灯点亮,但是没法打印。在网上查了一些,有关于ALTER的片子没用的引脚要三态设置的,有说是PLL偏置问题的。其实关键是sopc的时钟和PLL的输出时钟没有匹配好。以后一定要注意。

在跑硬件的过程中花了很多时间走了很多弯路吧,但是挺好的。学了不少东西,跟学长学到了一种研究的态度,就算是只有一个warning也要百度一下争取把它消了,至少也要明白它是怎么回事。

毛孩儿,加油!

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

huxiaohui_1209_999577380 2012-5-24 22:50

你好,我最近也在做DE2 SDRAM实验,老是遇到问题,可以请教下嘛~?谢啦~ Q:312487570
相关推荐阅读
用户1670661 2011-07-16 21:55
首日记
从今天,一个新的开始!加油!毛孩儿!...
EE直播间
更多
我要评论
1
1
关闭 站长推荐上一条 /3 下一条