原创 晶振的性能小议

【原创】  vip804@sohu.com

晶振的性能小议

前端时间买了KOAN公司的一个普通晶振，今天拿到一台可以直接测试相位噪声的频谱议，测试了一下特性。

把测试结果说一下：

1. 该晶振采用3,3V供电，输出CMOS电平。频率为25M,产品说明书上频率稳定度正负20ppm，（ppm是百万分之一，也就是频率会在输出频率乘以这个值得到的频率范围内变化）。优良的晶振还会体长期的稳定度，上电稳定时间，相位噪声等。测试输出的信号注意要用交流耦合输出，因为TTL电平存在直流电压，直接接会损害仪表，切记！测试是可以看到基频能量最高，接着就是3，5，7，9次等基次谐波，其输出的功率比基频小10dB，偶次谐波会比基频低30dB以上。观测信号直到1G都很强。

从上面得出一个结论，在电路设计中，25M的数字信号可能包含丰富的频率分量,以致上G，所以我们设计电路是不能只认为它工作在25M,要充分利用传输线的理论来进行电路设计。

另外，我们可以采用取谐波的方法来实现高频的信号源，特别是奇次谐波。为我们产生高频的源提供一种思路。具体首先就是，先滤波再放大。谐波和基频具有相同的频率稳定度。

2. 测试相位噪声为 @1k -80dBC/Hz  @10k -103dBC/Hz  @100k -120dBC/Hz  @1M-126dBC/Hz ,显然这个晶振的相位噪声特性不太好。我查阅了一些较好的温补晶振，可以做到 @1k -120dBC/Hz  甚至 @1k -140dBC/Hz ，@1k -140dBC/Hz 这种体积一般会非常的大。再测试过程我发现，如果增加电源的滤波，想在会改善比较可观，所以振荡器的电源的滤波也会影响振荡器的相位噪声。

再选择晶振时，如果出现倍频和分频，就会出现相位噪声的变化，计算关系 20log（f0/fin）。所以我们可以根据系统最后要求的指标反算会晶振的相噪要求。再留出一定的余量。

任何的时钟管理芯片并不能提高源的相位噪声，好的芯片只是对于源的相位噪声的恶化要小，所以只有选择好源，才能出好的信号。