原创 《ASIC Design Practical Course》第5章综合库

综合库

综合库是半导体厂商提供的用于逻辑综合的工艺技术库，大部分综合库是.db格式文件。其一般格式为：

1。库组

2。工艺库一般属性

   technology(工艺类型)：CMOS/FPGA

   delay_model（时延模型）:generic_cmos/table_lookup(非线性模型)/piecewise_cmos(optional)/dcm(delay calculation module)/polynomial.

   bus_naming_style(总线命名方式)：“Bus%sPin%d”

   库文档资料：版本，时间，注释

   定义单位：时间单位/电压单位/电流单位/上下拉电阻单位/电容负载单位/漏电功耗单位。

3。环境属性

   环境属性用来对制程、电压和温度的变化建模。

4。功耗属性

5。单元描述

   单元描述为ASIC工艺库每一个逻辑单元提供面积、功能、时间和功耗等信息。目前大部分半导体厂商用非线性延迟模型（Nonlinear Delay Model）来计算单元的延迟。在二维非线性模型中，单元的延迟与单元的输出负载和输入转换时间相关；单元的输出转换时间与单元的输出负载和输入转换时间相关。即：

Cell_Delay = f(Input_Trans, Output_Load);

Output_Tran = f(Input_Trans, Output_Load);

静态时序分析

    静态时序分析的作用是估算每条路径的延时，并指导优化。Design Compiler中的静态时序分析工具是Design Time。现在，EDA业界公认的签字（Sign-Off）工具是Synopsys公司的Prime Time。静态时序分析主要包括三个步骤：

  1。把设计分解成时间路径的集合

  2。计算每一条路径的延迟

  3。所有的路径延迟都要作检查（与时间约束比较），看他们是否满足时间的要求。