原创 读《SoC设计方法与实现》简单笔记

2016-1-23 19:56 1349 8 8 分类: FPGA/CPLD 文集: FPGA

1、AMBA总线是ARM公司开发的片上总线标准。AMBA总线标准包括AHB(Advanced High-performace Bus)总线,ASB(Advanced System Bus)总线,APB(Advanced Peripheral Bus)总线和AXI总线。AHB总线和ASB总线连接高性能系统模块,AHB是AMBA2.0标准,AXI是AMBA3.0标准,APB总线连接低功耗的外围设备。

 

2、Wishbone总线,所有的核都连接在同一个标准接口上。

 

3、同步电路可以保证电路系统的时序收敛,有效避免电路的竞争冒险现象;但由于每个触发器时钟端口的连线长度不同,驱动单元的负载不同等原因带来的时钟偏斜(Clock Skew)的问题,会带来严重后果。采用EDA工具进行时钟树综合,根据最长时钟路径来平衡其他时钟路径,加入大量的延迟单元。

 

4、亚稳态是指违反触发器的建立或保持时间且使触发器锁存到一个无效电平的状态。解决办法可以将异步信号经过目的时钟域的两级触发器采样,这种由双触发器构成的异步信号采样逻辑被称为同步器。

 

5、快时钟同步慢时钟域下的异步控制信号,在设计中加一些简单的逻辑使同步后的控制信号有效时间为一个周期。

 

6、时间裕量(Slack):指信号在时序路径上要求的时间和实际花费的时间之差。如果Slack为正值或零,则说明设计电话的实际时序符合约束条件,如果为负值则说明不符合约束条件。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
8
关闭 站长推荐上一条 /3 下一条