原创 10分钟学会PLD设计(5)

2008-11-22 16:29 1948 8 8 分类: FPGA/CPLD

10分钟学会PLD设计<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


3 波形仿真


此过程主要是用软件来仿真你的设计,看看结果是否符合你的设计要求


编译好以后,打开波形编辑器,MAX+PLUSII->Waveform Editor


<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />



 


载入端口,Node->Enter Nodes from SNF



将弹出下面窗口,你按下面步骤操作:



List,将出现端口列表,你默认是选择全部,你也可以通过左键和Ctrl组合来选择你想要的信号。


=>将你的信号加入SNF文件中


OK



 


为了方便观察,我们把信号展开



如果需要再次合并可以按住SHIFT键,用鼠标左键选上要合并的信号,再点右键->Enter Group



 


下面我们将对信号进行赋值,首先选中一个要赋值的信号区间,如SW310us20us范围,按住鼠标左键,在SW310us20us的范围只能够那拉出一个黑色区域,松开鼠标左键,再点左边工具栏上的“1”,使这个时间段,SW3就被赋值为高电平,如下图:


注意时间不要选择太小,比如就选10ns,这样结果可能不对,因为电路的延迟可能就达到10ns



 


你将其他信号按你希望的加上激励


在上面过程中,你可能要遇到下面设置:



Snap to Grid:鼠标按网格选取,用鼠标左键可以决定是否选取


Show Grid:显示网格


Gride Size:设置网格大小(这个非常有用,在你一些设计中经常要改变网格大小,便于你选择)



End Time:设置仿真结束时间(这个在设计中也经常用到,否则默认的仿真时间只有1us


下面是加激励后的波形(end time =200us,gride size="10us"



 


 


FILE->PROJECT->save&simulate




 


这时会弹出保存窗口,我们保存为majority_voter.scf



OK,将会防真,如果正确会弹出窗口(图)




 


点确认,再点open SCF,将出现防真后的波形



波形图显示的逻辑功能和设计目的完全一样,下面我们将把程序在线下载到芯片EPM7128SLC84-15中。


 

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
我要评论
0
8
关闭 站长推荐上一条 /3 下一条