原创 10分钟学会PLD设计(6)

2008-11-22 16:32 2583 9 7 分类: FPGA/CPLD

10分钟学会PLD设计<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


4 下载验证


 


( 注意:本次实验采用的JX002B实验板已经将下载电缆的电路都做在了实验板上,所以只需要一根并口延长线即可,实际使用中一般都使用标准的下载电缆(ByteblasterMVByteblasterII)和并口相连,下载电缆再和PLD芯片相连)


 


在下载前,还要进行以下步骤:


A:将JX002B实验板的电源开关拨到OFF(上方)


<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />


B:将并口下载电缆母端插到JX002B实验的25针下载口上,并口电缆公端插到电脑的打印口上,参考下面四张图(不可能插错,否则插不上)


并口电缆母端



并口电缆公端



 


 


JX002B实验的25针下载口



电脑的25孔打印口



 


C:将稳压电源(内正外负)一端插到220V电源上,另一断插到JX002B实验板电源口上


稳压电源220V




稳压电源和实验板连接端



下载电缆和电源都连接好后的图:



 


D:把电源开关拨到ON,打开电源



点击菜单MAX+plusII ->programmer



将会弹出编程窗口:


 



 


 


我们现在先要选择适当的编程器:


一定要打开编程窗口才可以看到这些设置)



设置如下:Hardware Type 选择ByteBlaster[MV]




 


点击图中的Program,将看到红条不断添满状态条,最后弹出编程成功的窗口,如图



 


OK


现在你就可以通过JX002B上的硬件资源来验证表决器功能是否正确,按下表的指拨开关SW1SW2SW3状态来进行完全测试




SW1


SW2


SW3


L1


L12


0


0


0



不亮


0


0


1



不亮


0


1


0



不亮


0


1


1


不亮



1


0


0



不亮


1


0


1


不亮



1


1


0


不亮



1


1


1


不亮



 


通过测试,设计的表决器功能完全正确


至此,一个相对完整的PLD设计的流程已经讲完了,不是很难吧,其实学习PLD设计比学习单片机或DSP更简单,不过想把设计做的可靠,高效,还需要进一步的学习和总结。


您如有任何问题,可到www.pld.com.cn/bbs论坛上的新手入门栏目上发言讨论。


 


 


 


 

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
我要评论
0
9
关闭 站长推荐上一条 /3 下一条