原创 【博客大赛】cadence设计提高篇之团队合作

2014-9-6 20:16 1622 10 12 分类: PCB 文集: cadence设计经验

在高密度互联技术中,PCB规模比较大,需要进行团队合作,接下来,给大家介绍一种合作开发的方法。

如图1,为我们需要合作的PCB板。

 

合作1.jpg
图1
 
在图1的中心部分,有一片比较大的FPGA芯片,如果想将该部分的布局、布线让另外一个同事处理,自己集中精力把其他部分的搞定。那么该怎么办呢?点击place->Design Partition,然后点击create partition,首先划定一块区域。划定区域的方法有以下几种:Add rectangle和Add shape。
划定区域之后,点击place->Design Partition,然后点击workflow manager。如图2所示。
 
 
合作2.jpg
图2
 
这时出现图3所示界面,PARTITION2,这个即是我们刚才设计的区域,当然我们可以修改它的名字,也可以设定它的存储路径,在location这一栏中设置即可。我们看到status这一栏,为imported。
 
 
合作4.jpg
图3
 
我们将这几项全部勾上,点击下面的export,即生成了两个文件。我们看到status这一栏,已经变为exported,如图4所示。
 
合作5.jpg
图4
 
我们看到此时的主文件不能对刚才那个区域进行编辑修改了。同样打开新生成的PARTITON2.dpf文件(注意,后缀改了,不是brd格式的了),打开之后,可以看到,除了刚才设定的区域,其他都变暗了,尝试修改其他的区域,都不能编辑修改了。如图5所示。
 
合作3.jpg
图5
 
对这块区域的布局、布线结束后,如果想将这几部分合成的话,在主文件中,点击place->Design Partition,然后点击workflow manage,然后点击import即可。
 
如果你的文件不能进行我上面的操作过程,不要着急,点击file->change editor,出现图6下面的界面,注意,一定要在product option下面勾上team  design。
 
合作6.jpg
图6
 
希望这点小知识对你有所帮助,不忘忘了点赞哦,多多评论哦!

文章评论2条评论)

登录后参与讨论

hot.summer_2010_438634915 2014-9-9 13:07

有具体问题可以发我邮箱,多交流。

用户1779611 2014-9-8 06:28

cadence太难了,以前摸索了一个多月,还是入不了门。
相关推荐阅读
快乐的践行者 2018-02-23 17:22
回来了
一晃好几年没来这儿了。心麻木了,干什么都没动力。...
快乐的践行者 2015-05-14 10:56
【博客大赛】《FPGA项目开发实战讲解》目录
《FPGA项目开发实战讲解》目录 第1章 FPGA介绍 1.1 FPGA的优势  1.2 FPGA典型结构图  1.3 LUT原理  1.4 FPGA上电配置过程时序图  1....
快乐的践行者 2015-05-07 06:17
【博客大赛】ACTEL的FPGA使用心得
和XILINX和ALTERA相比,ACTEL的使用人群就少多了。 ACTEL的缺点是运行速度不如xilinx的快,开发环境不如ISE灵活方便,文档也没有xilinx的丰富。 优点是其大部分...
我要评论
2
10
关闭 站长推荐上一条 /2 下一条