看书中发现有两种描述方法,开始以为书印错了,自己试验后,发现了其中的规律。
这样定义端口,[5:0] indata,indata[5]是最左侧的那位; [0:5] outdata,indata[0]是最左侧那位。通过下面例子仿真就验证这个结果。
module zf(indata,outdata,clk);
input [5:0] indata;
input clk;
output reg [0:5] outdata;
always @(posedge clk)
outdata <= indata;
endmodule
module test_zf;
reg [5:0] test_indata;
reg test_clk;
wire [5:0]test_outdata;
initial
begin
test_clk = 1;
test_indata = 5'b11100;
#5 test_indata = 5'b00011;
#5 test_indata = 5'b10000;
end
always #2 test_clk = ~test_clk;
zf m0(test_indata,test_outdata,test_clk);
endmodule
用户234619 2010-6-8 11:27
用户620417 2009-1-16 11:04
用户518079 2008-12-20 22:13
用户518879 2008-12-19 20:49
用户1371461 2008-12-15 17:41
用户76945 2008-12-15 16:44