原创 Verilog语言中产生随机数的方法

2015-9-11 23:55 5637 17 17 分类: FPGA/CPLD

在Verilog语言中,系统任务 $random函数提供了一个产生随机数的方法。当函数被调用时返回一个32bit的随机数,它是一个带符号的整形数。

$random一般的用法是:$ramdom % b ,其中 b>0.它给出了一个范围在(-b+1)b-1)中的随机数。

例1:reg[23:0] rand;  rand = $random % 60; 给出了一个范围在-59到59之间的随机数。

例2:reg[23:0] rand; rand = {$random} % 60; 通过位并接操作产生一个值在0到59之间的数。

例3:reg[23:0] rand; rand = min+{$random}%(max-min+1);

产生一个在min, max之间随机数的例子。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
17
关闭 站长推荐上一条 /3 下一条