原创信号的同步---电平信号的同步

 2015-9-14 07:48  1129 5 5 分类: FPGA/CPLD 文集: RTL

同步是什么？信号为什么要做同步？怎样做同步？

以上三个问题是做数字电路设计的工程师有意或无意都要面对的问题，本文就以上三个问题分别论述一下。

一. 同步是什么？

要回答这个问题，先要知道另一个概念：时钟域。一块电路，若其所有的寄存器都是由同一个时钟驱动的，那这块电路所在的区域就是一个时钟域，或者说这块电路在一个时钟域内。若这块电路工作正常，那么数据从上一个寄存器时钟上升沿开始计时（CK），到数据经过此寄存器的内部从 Q 端输出（propagation dealy）,再经过组合逻辑到达下一个寄存器的 D 端时，一定会满足 setup 条件（arrival time 早于 require time），并且会稳定一段时间满足 hold 条件。这就是同步电路的特征。

信号的同步大致分为三类：电平信号的同步、单周期脉冲信号的同步和批量数据信号的同步。本文写的是电平信号的同步。

写原创有奖励！2024面包板原创奖励正在进行中