四个步骤：头文件、接口描述（信号列表的定制）、逻辑功能的描述、编译。
步骤如下：
1.头文件：笔者现在未感觉到头文件的重要性，所以在此先省去。2.接口描述（信号列表的制定）：
·timescale 1ns/1ns
module A
(
//globol clock and globol reset
input clk;
input rst_n;
//user interface
input a;
...;
output c;
);
...
endmodule
3.逻辑功能描述：
always@（posedge clk or negedge rst_n）
begin
...
end
4.编译，出现问题要修改，直到编译成功
说明：步骤3放在步骤2中endmodule前的省略号部分
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户1847167 2015-11-09 09:47
- Modelsim的基本使用流程(没法再省的步骤)
- 由于不方便在此编辑模式下发图片，所以把文章上传到百度文库中，链接如下： http://wenku.baidu.com/view/7beed382192e45361166f56f...
-
- 利用Quartus II进行FPGA的设计入门_8位LED跑马灯显示实验
- 利用QuartusII进行FPGA的设计入门---8位LED跑马灯显示实验是...
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
用户1861103 2015-11-12 19:31