在上次的介绍里，我们拆了老一代的安捷伦函数发生器33220A，分析了它的内部结构。作为一款传统的DDS函数发生器，它的jitter和THD指标都远低于新的33500系列，厂家将原因归结为独创的TrueForm技术。所以我们这次再来拆解一下33522B，看看TrueForm技术到底是什么东西，它与传统的任意波发生器AWG中使用的可变采样时钟技术是否相同。
下图是等待拆解的33522B，已经被脱光，且情绪稳定。
FPGA沿用ALTERA，型号改为Cyclone III，最高可以工作在500MHz主频下，有39600个逻辑单元，比33220A里面那片大了6倍。从数字信号的运算速度和处理能力上都有大幅度提高。DAC用的是AD9747，这是一块16Bit，250MHz的DAC芯片。对比一下，33220A用的是AD9744，14Bit，65MHz的DAC芯片，工作在50MHz。DAC速度提升了5倍，分辨率从14Bit提升到16Bit。DAC输出的模拟信号经过一组固定的滤波电路后，输入到放大器电路。这里我们也没有看到AWG中对应不同采样率所设计的多组抗混叠滤波器。
主时钟用了一块Rakon的10MHz的TCXO晶振，这块晶振的指标比33220A也有很大提升。上面还固定了一个白色的塑料罩，防止散热风扇带动的空气流动，对晶振周围产生大幅度温度变化。
10MHz时钟信号经过分频和锁相芯片AD9517（下图，就在10MHz晶振的背面），生成频率更高的250MHz时钟信号。用于FPGA和DAC芯片。这里非常奇怪的地方是，AWG任意波发生器所需要的可变采样时钟并没有出现，33522B仍然使用了固定的采样时钟，只是频率远远高于33220A。
输出波形会经过几组幅度不同的放大器电路，通过继电器在不同的放大器之间进行连接。所以改变信号幅度时可以听到继电器切换的响声。
另外，与33220A不同的是，主CPU与时俱进的改换成意法半导体的SPEAR600工业级ARM9芯片，仪表的操作系统Win CE就运行在这块芯片上。芯片自带LAN/USB接口。这块小电路板被固定在主电路板背面靠近前面板处的插槽里（下图）。
看到这里，我们发现33522B在硬件结构上与33220A并没有产生太大的区别，我们并没有看到AWG所需要的可变采样时钟，也没有看到多组复杂的抗混叠滤波器。当然，大幅度提高的采样时钟频率以及ADC的分辨率，都会对AFG的关键指标产生正面影响。
那么所谓的TrueForm技术，和点对点刷新（Point-by-point）技术，难道就是把采样时钟提高5倍的DDS这么简单么？
如果我们查看Keysight在技术文档中提供的TrueForm原理图（上图），与传统DDS结构相比较，最大的区别出现在DAC之前的数据内插（Interpolation）步骤。
TrueForm仍然使用了固定的采样时钟，为达到改变频率的效果，它所做的事情与DDS正好相反。它使用内插算法，在波形存储器的两个相邻点中，插入数量不同的数据点。插入点数越多，则频率越慢，插入越少，则频率越快。通过改变插入数据点的数量，就可以达到调整输出波形频率的目的。
这样的好处是，可以使DAC输出更加平滑，减少DDS结构由于数据抽取而造成的波形抖动现象。另外由于采样频率固定，所以在DAC输出端使用一组抗混叠滤波器就可以完成抗混叠滤波，降低了硬件成本和复杂度。所以当我们对比两代函数发生器，两者在硬件结构上几乎没产生区别，只是FPGA上的数字信号处理算法变得更加复杂。这真是非常天才的做法，请允许我们对Keysight的工程师表示一下崇拜。
篇幅限制，请大家关注我们的公众号EENuts继续阅读，或者扫描二维码如下：
- 上一篇： 我们拆了两代安捷伦函数发生器（一）
- 返回列表
用户1454308 2016-3-23 10:42
用户1277994 2016-3-22 10:41
用户1867767 2016-3-21 23:10
用户651104 2010-11-29 10:56
用户749353 2010-10-31 10:41
用户743580 2010-10-27 11:14
用户1574516 2010-10-11 02:20
用户1557247 2010-10-9 08:08
用户751411 2010-10-3 16:50
用户847252 2010-9-30 12:37