用户205897
文章：9 阅读：33989 评论：0 赞：90
好友 私信 个人主页

原创 verilog实例_3-8译码器

2011-10-18 15:27 2361 9 9 分类: FPGA/CPLD
module decoder(out,in);
output[7:0] out;
input[3:0] in;
    assign out = 1'b1<<in;
endmodule
写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（0条评论）

登录后参与讨论
用户205897
文章：9 阅读：33989 评论：0 赞：90
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
9
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文