最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户205897
文章：9 阅读：33255 评论：0 赞：69
好友 私信 个人主页

原创 verilog实例_3-8译码器

2011-10-18 15:27 2308 7 7 分类: FPGA/CPLD
module decoder(out,in);
output[7:0] out;
input[3:0] in;
    assign out = 1'b1<<in;
endmodule
写原创有奖励！2024面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（0条评论）

登录后参与讨论
用户205897
文章：9 阅读：33255 评论：0 赞：69
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
7
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文