原创 Fanout About SMD

2010-2-10 21:31 5076 3 3 分类: PCB


SMD元件的扇出(Fanout)主要是为了后续布线的时候更方便的进行内层走线,尤其是多层板。一般在布局的时候,就可以进行相关元件的扇出工作了,如BGA等器件。其它的分立SMD元件,由于其引脚数较少,可以在后期布线时进行,而且也不必像BGA的扇出那样工整和美观。


扇出(Fanout)就是指从SMD焊盘引一小段线然后打过孔(为内层连线做准备)的操作。


iMX31C项目的布线工作开始时首先要进行的就是BGA元件网络的扇出工作。目前ITG没有相关的规范,完全按照泰齐的样板进行设计,同时需要做成ITG相关的规范。


 


1.BGA扇出


 


BGA扇出受到几方面因素制约,封装本身PIN-PIN距离过小,选择的过孔大小,BGA周围区域空间以及底层空间是否充裕,规则的设置(主要是Spacing约束规则),当然正确的扇出设置也比较重要。


 


Fanout设置


 


准备工作(约束规则)做好以后就可以进行Fanout操作了,Route--Fanout by pick然后右键选择Setup...弹出下图所示FANOUT设置对话框。


 


9d6d64e4-3404-49c5-8a34-d98675383ce0.GIF


 


主要设置DirectionVia LocationDirection中有inouteither三个选项 in表示扇出的过孔在以所有PIN的边沿框内部,out表示外部,either则是两种都可以,见下图即为Direction设置为in的扇出图,仔细点可以看出,有部分PIN没有扇出成功,因为没有扇出空间。


 


 


274c9029-108e-420c-9ffc-e1006e479318.GIF


 


下图是设置为out的情况,发现所有的过孔都被放置在以PIN外围框外,这种扇出设置不适合BGAIC


 


f6e6df54-115a-42bb-8cbe-94b858782c1b.GIF


 


那么,Via Location的设置又是如何的呢?下面我们来讨论一下,下图所示的设置是Via Location设置为inside的情况,这种扇出结果是成功的,因为Via Location设置中的insideoutside是以器件的Placebound层为基准的。


 


72664335-480d-4b0c-9c71-dc0941a3ddc2.GIF


 


 


来看一下Via Location设置为outside的情况,下图所示:


 


165a9796-69fd-4d33-88c2-bba4843bde3e.GIF


 


 


Allegro还支持部分引脚扇出功能,在设置对话框的中间有PIN Type设置,当选择Specified时,有四个选项可以选择,下方还可以剔除通孔引脚


 


 


e7a91a97-191c-4260-9fc6-88386c61d091.GIF


 


实例操作如下(只扇出无连接引脚)


c5a9e9fd-a96c-429b-8be8-3324a09b7edb.GIF


 


 


下图是设置为有网络引脚扇出,正好与上图互补


 


09d23175-a174-42ad-8ac0-23202785e764.GIF


 


 


 


下图所示BGATOP层,PIN-PIN中心距为0.8mm,图中黄色PINBottom层的电容,显然这样的布局不能使得BGA引脚全部扇出,所以在扇出之前要把他们全部移开,从而保证有足够的空间保证BGA的扇出。


 


 


点击看大图


 


 


扇出时过孔一定是扇出在每四个PIN的中间,这样就可以推算出最理想的过孔选择和扇出距离,如示例中的最大Gap0.7314mm,如果扇出过孔选择Regular pad直径为0.5mm,并且设置约束规则Via-Pin0.1mm,即可满足要求


 


 


Dist =           0.8000   Total Dist = 0.8000


Manhattan Dist = 0.8000   Dx = 0.8000  Dy = 0.0000


Air Gap =        0.4000   On Subclass:  TOP


 


85140b08-e4b6-45b1-8783-cee974e63661.GIF


 


 


我们本次设计选择的是Regular pad直径为0.5mm,孔径为0.2mmVIA,所以在布局初步完成之后就要导入规则约束文件,在现有的规则基础上进行修改后才可以对BGA进行扇出处理。


线宽约束规则中对current via list做修改,所有的constraint set name所对应的via全部选择VIA0M50X0M20


 


02393dcc-fb81-4f92-93a5-4d2b4d904209.GIF


 


 


Spacing约束规则设置,通常BGA所在区域都被设置为特殊约束区域,即约束区域,它遵循一个单独的约束规则,如本次设计中的BGA0M8线宽约束规则,由于在扇出之前没有定义约束区域,所以扇出时约束BGA0M8是被屏蔽的,所以在扇出前要把其他所有线宽约束集的规则(除去BGA0M8)中的Via to Pin Via to Line都修改为与约束集BGA0M8相同


 


a40120f6-6110-4399-8faf-ec50e9001eeb.GIF


 


 


上述设置全部完成以后,即可对BGA进行扇出,下图所示中,绿色圆圈和灰色圆圈(No used)为BGAPin ,粉红色为过孔VIA0M50X0M20,细线Line线宽遵循DefualtDiff约束规则,由于这两个规则在Top层的设置相同,所以走线线宽一致。


 


点击看大图


 


 


而粗线Line则是遵循线宽约束规则PWR,由于没有绘制constraint area,所以扇出时PWR属性的网络遵循PWR线宽约束规则,即使扇出以后设置了Constraint area区域,也不会报错,因为PWR属性网络无论在什么区域都是遵循PWR约束规则。看下面的线宽规则分配表明细。


 



点击看大图


扇出顺利完成以后再对其中的部分网络进行整改并把之前移除的阻容元件放置到BGA背面,同时要打开DRC并显示DRC,如果存在DRC要再次调整,解决的方法有如下几种:


1.试着调整元件的放置位置


2.手动调整扇出过孔的位置,并修改扇出线


3.同网络Pin比较密集时,扇出的过孔可以共用,即可删除不用的过孔留出空间


初步放置好之后即可对这些电源网络进行简单布线,原则是BGA底下Bot面的所有的PIN脚必须至少连接到一个同网络过孔,如果实在没有办法连接可以在Pin脚周围添加via与之相连,如果没有空间打多余过孔只有move 器件到其他的地方。这里的处理方法是尽可能使用高亮操作区分BGA中心区域的不同网络,这样可以根据颜色的设置从而可以知道阻容元件的布局,给布线带来方便,不太容易导致无法布线的情况。下面的两幅图是扇出后放置了阻容元件,并连接了所有阻容元件的网络。


 


Top面扇出


65b53254-7ec0-439d-8034-f91b1191d16b.GIF


 


Bot面连线


574fbb2d-d37c-40bb-ba37-0e16d99a810c.GIF


 


 


 


 


 


未解决问题:扇出功能不能对应特殊约束区域中的约束规则


在需要扇出区域设置好Constraint area以后,并且分配好不同区域网络所遵循的不同约束集,


 



点击看大图


执行fanout 操作,本次操作时没有修改事先设定的约束集参数(即via-pinvia-line值),因为约束集BGA0M8中的via-pinvia-line等等参数在扇出前就应该计算好,所以一旦扇出失败(这里的扇出失败指的是无完整扇出),即可得出约束参数计算错误的结论。


下图所示的spacing 约束分配表,bga0m8区域中的所有网络之间都遵循BGA0M8线间距约束规则


 



点击看大图


查看BGA0M8约束集的参数设置,其中与扇出相关的属性via-pinvia-linevia-vialine-line都取值0.1mm


 


7c377a58-7b56-4dfc-a144-fc96ed7568db.GIF


 


BGA芯片的Pin直径为0.4mmpin-pin的中心距离pitch0.8mm


即可求得Pin To Pin最小Spacing0.4,对角线的Pin To Pin距离为0.7314          (约束集中是0.125,符合要求)


via选择的是直径为0.5mm,可求得Via To Pin距离为(0.7314-0.5/2=0.1157mm (约束集中是0.1mm,符合要求)


已知最大的线宽为0.4mmLine To Line距离为0.1657mm                              (约束集中是0.1mm,符合要求)


由于最大线宽为0.4mm等于芯片Pin的直径,所以Via To Line值为0.1157mm       (约束集中是0.1mm,符合要求)


Line To Pin最小等于Line To Line最小值为0.1657mm                                     (约束集中是0.1mm,符合要求)


 


f6c2fdd9-ffd5-43c4-800a-fbacadbe6ddb.GIF


 


上述准备工作就绪以后,扇出的效果并不尽如人意,扇出的线宽统一为0.1mm,包括PWR属性的网络扇出线宽也是0.1mm,所以这样就和Physical约束属性冲突导致DRC的产生。


 


7257bdbb-f752-42f9-a503-669235f9ffee.GIF


 


 


这中情况的结果是扇出顺利,但不完美。过孔的位置有了,可以删除Cline,然后手动去连接PWR属性的网络。其中存在的问题就是扇出没有完全按照事先制定好的规则去执行(约束集为PWR的网络线宽没能够响应)

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
3
关闭 站长推荐上一条 /3 下一条