如果a[9:0]=10'b11_1111_1111,则
1、～a[9:6]==0;
2、～a[9:6]==5'b0;
3、～a[9:6]==4'b0;
上面的逻辑表达中，只有3是真的，1，2都是假的。 哈哈 没吓着你吧 原因就是verilog会自动扩位，而3不用扩位。
1、～a[9:6]==0;
2、～a[9:6]==5'b0;
3、～a[9:6]==4'b0;
上面的逻辑表达中，只有3是真的，1，2都是假的。 哈哈 没吓着你吧 原因就是verilog会自动扩位，而3不用扩位。
- 上一篇： dc（design compiler）的小问题
- 下一篇： 免费源码赠送之 pwm (vhdl)
EE直播间
更多
-
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论