原创 转 如何用verilog表示两个4x4矩阵的乘法运算?

2012-12-19 21:37 3911 7 7 分类: FPGA/CPLD

http://zhidao.baidu.com/question/481184252.html

如何用verilog表示两个4x4矩阵的乘法运算?及单个矩阵的求逆,求verilog代码

 
 
图片
 
 
 
符号
 
 
编号
 
 
排版
 
 
地图
  您还可以输入9999 个字
您提交的参考资料超过50字,请删除
 
参考资料:
提交回答
推荐答案
2012-09-29 15:06
input[63:0] A0,        //A0表示A矩阵的第一行 其中A0[63:48]  A0 [47:32]  A0[31:16]  A0 [15:0]分别表示第一行中的四个元素(每个元素16位表示),下同
input[63:0] A1,
input[63:0] A2,
input[63:0] A3,
 
input[63:0] B0,
input[63:0] B1,
input[63:0] B2,
input[63:0] B3,
 
output[63:0] C0,
output[63:0] C1,
output[63:0] C2,
output[63:0] C3,
 
//假设要求C = AB;
 
C0[63:48] = A0[63:48]*B0[63:48] + A0 [47:32]*B1[63:48] + A0[31:16]*B2[63:48] + A0 [15:0]*B3[63:48];//根据公式相应的求出 C0[47:32] C0[31:16] C0[15:0].........
 
//同理求 C1 C2 C3 
 
//这个只是个人理解,仅供参考,有更好的方法我们共同交流学习。
 
如果要求矩阵的逆,首先你要判断该矩阵是否为退化矩阵 
一般用伴随矩阵法和初等变换法
个人认为FPGA更适合用初等变换法求逆矩阵。
但是求逆矩阵会涉及到除法,FPGA定点运算,做除法会有精度丢失。
你可以将数据全部扩大1000倍在运算。
这样做精度不是很高,做好是通过编码把你的数据变成浮点型格式。。。。 

 

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
7
关闭 站长推荐上一条 /3 下一条