原创 关于信号在进程中和进程外被综合的情况

2009-11-18 20:06 1626 1 1 分类: FPGA/CPLD

     今天回想了一下昨天与学长关于signal被综合成“线”还是触发器的讨论,发现学长说的很有道理。我整理了一番思路,觉得是这样的:



   当定义的signal出现在进程中“if rising_edge(clk)...”作用范围内的时候,它会被综合成触发器;当该信号出现在进程与“if rising_edge(clk)...”之间或在进程外使用的时候,它会被综合成组合逻辑。


  


 

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
1
关闭 站长推荐上一条 /3 下一条