原创 Xilinx的一个警告

2010-1-9 19:15 2065 0 分类: FPGA/CPLD

        在用Xilinx综合时,总会出现这样一个警告WARNING:ProjectMgmt - "E:/Xilinx92i/Examples/Voter/Voter_map.ncd" line 0 duplicate design unit: 'Module|Voter'


不管是用什么例子都会有的,请各位达人给解释一下。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
我要评论
0
0
关闭 站长推荐上一条 /3 下一条