原创 移位运算与除法运算.(Verilog)

2010-3-21 10:50 1862 1 1 分类: FPGA/CPLD

本人在写分频器时,反复修改编译,发现:右移运算比直接除法运算浪费资源。


举例:
运算符  分频倍数  消耗资源
N>>1   50 M    52(27)
        5 M    47(24)
N/2    50 M    51(27)
        5 M    45(24)


另见
1. N倍偶数分频器.(Verilog)

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
1
关闭 站长推荐上一条 /3 下一条