Quartus II软件的 EDA Netlist Writer模块生成用于功能或时序仿真的VHDL输出文件 ( .vho)和 Verilog输出文件 ( .vo)，以及使用 EDA仿真工具进行时序仿真时所需的Standard Delay Format Output文件( .sdo)。Quartus II软件生成 Standard Delay Format 2.1 版的 SDF输出文件。EDA Netlist Writer将仿真输出文件放在当前工程目录下的专用工具目录中。
　　此外，Quartus II软件通过 NativeLink功能为时序仿真和 EDA仿真工具提供无缝集成。NativeLink 功能允许Quartus II软件将信息传递给EDA仿真工具，并具有从Quartus II软件中启动EDA仿真工具的功能。
　　表1列出了 Quartus II软件支持的 EDA仿真工具，并指明哪种工具支持NativeLink功能。
　　表 1. Quartus II支持的 EDA仿真工具

　　进行EDA仿真工具设置
　　建立一个新工程时，或者在 Settings对话框 (Assignments菜单 ) EDA Tool Settings下的 Simulation页面中，可以在 New Project Wizard(File菜单)中选择 EDA仿真工具。 Simulation页面允许您选择仿真工具并为Verilog和VHDL输出文件及其对应 SDF输出文件的生成指定选项，以及功耗分析和Signal Activity File的选项。图2显示了Settings对话框的Simulation页面。

　　生成仿真输出文件
　　可以运行 EDA Netlist Writer模块，并通过指定EDA工具设置、编译设计，生成 Verilog和 VHDL输出文件。如果已在 Quartus II软件中编译了设计，可以在Quartus II软件中指定不同的仿真输出设置 (例如，不同的仿真工具 )，然后使用 Start EDA Netlist Writer命令 (Processing菜单 )重新生成Verilog和VHDL输出文件。如果您正在使用NativeLink功能，也可以使用Run EDA Simulation Tool命令 (Tools菜单 )，在初始编译后运行仿真。
　　Quartus II软件还可以生成以下类型的输出文件，在EDA仿真工具中进行功能和时序仿真时使用 :
　　■ 功耗估算数据 :可以使用 EDA仿真工具执行包括功耗估算数据在内的仿真。可以让 Quartus II软件在 Verilog HDL或 VHDL输出文件中包含功耗估算数据。EDA仿真工具生成功耗输入文件 ( .pwf)，可以在 QuartusII软件中使用该文件估算设计的功耗。
　　■ 测试台文件：可以使用 Export命令 (File菜单)，由 Quartus II Waveform Editor的 Vector Waveform File( .vwf)建立 Verilog TestBench文件( .vt)和VHDL Test Bench文件( .vht)，用于EDA仿真工具。Verilog HDL和 VHDL Test Bench Files是测试台模板文件，包含顶层设计文件的例化和来自 Vector Waveform File的测试向量。如果在 Vector Waveform File中指定预期值，还可以生成自检测试激励文件

■ 存储器初始化文件：可以使用 Quartus II Memory Editor在 Memory Initialization File(.mif)或者 Hexadecimal(Intel格式 )文件 (.hex)中输入内容可寻址存储器 (CAM)、RAM或 ROM等存储器模块的初始内容。然后，可以将存储器内容导出为 RAM Initialization File(.rif)，与 EDA仿真工具一起用于功能仿真。 
　　■ 信号有效文件：可以建立 Signal Activity Files，供 PowerPlay Power Analyzer使用。Signal Activity File含有设计的触发速率和静态随机数据 。可以对信号有效性周期进行限制，还可以指定进行干扰滤除。
　　EDA仿真流程
　　使用 NativeLink功能，可以让 Quartus II软件编译设计，生成相应的输出文件，然后使用 EDA仿真工具自动进行仿真。也可以在编译之前 (功能仿真)或编译之后 (时序仿真)，在 Quartus II软件中手动运行 EDA仿真工具。
　　EDA工具功能仿真流程
　　可以在设计流程中的任何阶段进行功能仿真。以下步骤描述使用 EDA仿真工具进行设计功能仿真时所需要的基本流程。有关特定EDA仿真工具的详细信息，请参阅Quartus II Help。若要使用EDA 真工具进行功能仿真，请执行以下步骤：
　　1. 首先在 EDA仿真工具中设置工程。
　　2. 建立工作库。
　　3. 使用EDA仿真工具编译相应的功能仿真库。
　　4. 使用EDA仿真工具编译设计文件和测试台文件。
　　5. 使用EDA仿真工具进行仿真。
　　NativeLink仿真流程
　　可以使用 NativeLink功能，按照以下步骤，使 EDA仿真工具可以在 QuartusII软件中自动设置和运行。以下步骤描述 EDA仿真工具与 NativeLink功能结合使用的基本流程 :
　　1. 通过Settings对话框 (Assignments菜单 )或在工程设置期间使用 New Project Wizard(File菜单 )，在 Quartus II软件中进行 EDA工具设置。
　　2. 在进行EDA工具设置时开启 Run this tool automatically after compilation。
　　3. 在 Quartus II软件中编译设计。Quartus II软件执行编译，生成Verilog HDL或 VHDL输出文件以及相应的 SDF输出文件 (如果您正在执行时序仿真)，并启动仿真工具。Quartus II软件指示仿真工具建立工作库；将设计文件和测试台文件编绎或映射到相应的库中；设置仿真环境；运行仿真。
　　手动时序仿真流程
　　如果要加强对仿真的控制，可以在Quartus II软件中生成Verilog HDL或VHDL输出文件以及相应的 SDF输出文件，然后手动启动仿真工具，进行仿真。以下步骤描述使用EDA仿真工具进行Quartus II设计时序仿真所需要的基本流程。
　　1. 通过Settings对话框(Assignments菜单)或在工程设置期间使用 New Project Wizard(File菜单 )，在 Quartus II软件中进行 EDA工具设置。
　　2. 在Quartus II软件中编译设计，生成输出网表文件。Quartus II软件将该文件放置在专用工具目录中。
　　3. 启动EDA 仿真工具。
　　4. 使用EDA仿真工具设置工程和工作目录。
　　5. 编译或映射到时序仿真库，使用EDA仿真工具编译设计和测试台文件。
　　6. 使用EDA仿真工具进行仿真。
　　仿真库
　　Altera为包含 Altera专用组件的设计提供功能仿真库，并为在 Quartus II软件中编译的设计提供基元仿真库。可以使用这些库在Quartus II软件支持的 EDA仿真工具中对含有Altera专用组件的设计进行功能或时序仿真。此外，Altera为 ModelSim-Altera软件中的仿真提供预编译功能和时序仿真库。
　　Altera为使用 Altera宏功能模块以及参数化模块 (LPM)功能标准库的设计提供功能仿真库。Altera还为 ModelSim软件中的仿真提供 altera_mf和 220model库的预编译版本。表2显示了与 EDA仿真工具配合使用的功能仿真库。

　　在Quartus II软件中，专用器件体系结构实体和Altera专用宏功能模块的信息位于布线后基元时序仿真库中。根据器件系列以及是否使用 Verilog输出文件或 VHDL输出文件，时序仿真库文件可能有所不同。对于 VHDL设计， Altera为具有 Altera专用宏功能模块的设计提供 VHDL组件声明文件。