用户257393
文章：45 阅读：68012 评论：1 赞：170
好友 私信 个人主页

原创 Verilog HDL学习记录（一）

2010-4-24 21:01 1524 3 3 分类: FPGA/CPLD
关于投票


Verilog HDL学习记录（一）

发表于 2007-11-21 21:19:34


看书的理解情况，简单记录以下吧。可能会很浅薄，只为自己做个笔记了。

Verilog HDL的历史，就不记了。

（1）Verilog程序由模块构成 ，module和endmoudule两个关键字之间内嵌程序实现特定功能，模块可以层次嵌套。

（2）每个模块首先要定义端口，说明input，output或inout。

（3）除少数endmodule语句外，每个语句最后必须有分号。

4，每个程序包括4个主要部分，模块声明，端口定义，信号类型说明和逻辑功能描述。
写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（0条评论）

登录后参与讨论
用户257393
文章：45 阅读：68012 评论：1 赞：170
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
3
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文