原创 Δ-Σ ADC 简述（第二部分）：调制器

Δ-Σ ADC 简述（第二部分）：调制器

与大多数量化器不同，Δ-Σ 调制器包含了一个可形成量化噪声的积分器。 

Δ-Σ 转换器使用从调制器得到的许多采样值产生 1 位码流。Δ-Σ ADC 使用以高采样速率运行的输入信号量化器完成了这一任务。像所有的量化器一样，Δ-Σ 调制器先获取输入，然后产生一个表征输入电压的数字码流。您可以观察一下时域或频率域的 Δ-Σ 调制器。如果要看时域表现，您可以参见一阶调制器的原理结构（见图 1）。

调制器对模拟输入信号与反馈 DAC 模拟输出之间的差进行了测量。随后一个积分器将对求和节点的模拟电压输出进行测量，并为 1 位 ADC 呈现出一个斜坡信号。该 1 位 ADC 将积分器的输出信号转换为数字一或零。通过使用系统时钟，ADC 将 1 位数字信号发送至调制器输出，并通过反馈环路馈回，此时，1 位 DAC 正处于等待状态。

1 位 ADC 将信号数字化为带有转换器量化噪声 (e_i) 的离散输出编码。调制器输出等于输入信号加上量化噪声 (e_i–e_i–1)。如该公式所示，量化噪声为调制器当前误差 (e_i) 减去前一个误差 (e_i–1) 的差。时域输出信号为采样频率 f_s 时的输入信号脉冲波形。如果将输出脉冲序列平均，那么它将等于输入信号值。

频率域图表明了不同的问题（请参见图 2）。时域输出脉冲在频域内表现为输入信号（或寄生信号）和变形的噪声。图 2 中的噪声特性是调制器频率作用的关键。

与大多数量化器不同，Δ-Σ 调制器包含了一个可形成量化噪声的积分器。调制器输出端的噪声频谱并不平滑。更重要的是，在频率分析中，您可以看到调制器如何在更高频率处形成噪声，以便于产生更高精度的结果。

图 2 中调制器输出显示了调制器的量化噪声在 0Hz 时开始为低电平，快速上升，然后在调制器采样频率为最大值处趋于稳定。

对二阶调制器进行两次积分（而不是仅进行一次积分）是最小化低频量化噪声的一种非常不错的方法。大多数 Δ-Σ 调制器都具有更高的阶数。例如，较为常用的 Δ-Σ 转换器的设计包括了二、三、四、五或六阶调制器。多阶调制器在更高频率时会形成更大的量化噪声。