原创 FPGAk上IF和CASE的问题

2010-8-9 23:54 696 5 5 分类: FPGA/CPLD
       先前认为IF ELSE 是有优先级的 CASE是没有优先级的,但实际上得看软件优先了,很可能两种写法写出来的东西最后的RTL电路是一样的,所以,个人认识完成VERILOG代码后,看一下RTL电路图是一个良好的习惯.
PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
我要评论
0
5
关闭 站长推荐上一条 /3 下一条