原创 CCD驱动时序3 ——总结

CCD驱动时序3 ——总结

        1动手写代码之前最好把整个过程考虑清楚，不然绝对会遇到各种返工重写，很痛苦。 

         2 一定要多与团队沟通

由于自己与项目组里的师兄沟通不够，没考虑到帧频以及与另一块FPGA之间的通信接口，浪费了好多工作量。写曝光的时候发现达不到技术要求，自己花了好大力气改代码，最后老师说稳定第一，技术要求降一点不要紧。早知道我就…… 

        3 所有的时钟，在最开始就应该考虑好。

我在写完CCD驱动之后才开始设计pll的分频，却发现cyclone2芯片在pll串联时编译不通过，报告中说扇出违规。只能增加一个时钟输入管脚，幸好及时，差一点师兄就把PCB图发出去做板子了。 

      4在整个过程中不停地遇到小问题，把人搞得头昏脑胀的。平时要多积累。

CCD中有个脉冲，要求在时钟的下降沿将它置一，一段时间后，在上升沿将它置零。一个寄存器只能由一个时钟驱动，只好用逻辑门电路实现。 

        第3和4个信号取与门后得到想要的结果，但总感觉不稳定的样子，只能等板子回来后试下再看了。