晶振放大器的设计<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />
这次来谈一下晶振放大器的设计, 所谓晶振放大器, 就是用来激励Xtal振荡子振荡的电路. 现在一般无线接收发送系统中都集合了此功能电路, 保证PLL的稳定工作. 现在流行的无线接收, GPS, 数字电视, 3G等接收系统, 对PLL锁环的时间要求越来越高, 并且考虑到提供高性能的相位噪声. PLL的基准频率一般都设计的较高.
射频系统中, 常用的Xtal振荡频率一般在几MHz-几百MHz, 说到晶振放大器, 设计者肯定会想到常用的74HCU04或者74HC04的芯片, 前者是unbuffer型, 即只有1段振荡电路; 后者是buffer型, 即有三段振荡电路.
74HCU04的功耗相对小一些, 低频段gain大, 但是带宽较窄, 耐噪声比较差, 另外异常振荡也相对容易发生.
一般的水晶振荡子的内部结构为
<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />
晶振的基本谐振频率如下式决定:
freq=1/(2*pi*sqrt(Lo*C))
一般C0要比C1大几十之几百倍, 而R1一般只有数欧姆-几十欧姆, R越大, 晶振子的频率一般越易变动, 即xtal的频率偏差性能较差. 晶振的频率偏差一般用ppm表示, 即(freq-freq0)/freq0, 例如16MHz的振荡子测试出的实际频率为16.000048MHz的话, 即偏差为3ppm. 振荡子的自身温度变动成2次曲线特性, 一般芯片的保存温度范围内, 数元的xtal的温度变动在数ppm-几十ppm左右.
这里再来详细谈一下振荡子的等价电路, L1越大, Q越高, 振荡稳定性越高. 而R1越大的话, 稳定性越低, C0一般是由晶振的内部电极间的厚度, 电极的面积决定. 由于C0一般比C1大数百倍, 当对水晶振荡子电极两端加电压时, C0上的电荷通过R1, L1向C1放电, L1,C1由很小的振幅开始放大至振荡. 只是频率为f0. 另外一方面C1也会反过来向C0放电, 形成了并联的振荡电路,.
接着我们来谈一下晶振放大器设计的几个主要问题
1) 激励放大电路,
最简单的放大电路就是CMOS inverter之类的电阻反馈inverter电路, 此类放大电路, 设计简单, 根据振荡器的频率, 大概这次频率处设计至少有8dB以上的增益. Gain太大, 耗费过多的电流, gain过小, 易导致振荡不稳定.
inverter的电路调节, 如果有人感兴趣的话, 可以留言, 我再适当的展开谈谈.
2) 负载电容
为了保证振荡电路的频率偏移小, 一般要在两端加负荷电容.
如上图所示, C1, C2一般要取数pF以上的值, 既可以调节绝对频率, 又可以稳定振荡.
3) 上图Rd的作用
Rd一般用来防止振荡器不稳振荡, 比如16MHz的振荡子, 也有可能16*3MHz处振荡(如果32Mhz处gain也足够大的话) , 一般取数百-数K欧姆.
注意Rd的取值会影响到振荡电路的相位噪声, 太大的值会恶化噪声.
4) 测试基板的设计
上述振荡器设计后, 测试的情况, 一般不要在xtal的下层布线, 容易使噪声引入.
另外Rd段的布线要尽量短.
到此我们基本上谈了一下最基本的晶振放大器的设计, 以后有机会再谈一下其他的电路结构, 可以消去xtal的温度特性, 或者是诸如单pin的结构电路等.
注: 本文属原创技术文献, 需要转载请表明出处.
用户229628 2010-3-20 14:41