加载Xilinx仿真库之后,下面编写脚本进行仿真,这里附上常用的脚本命令,以供参考:
文件名:simulation.do
/*******************************************************************************************
#建立work工作目录;
vlib work
#编译verilog源代码
vlog ../src/top_module.v
vlog ../src/sub_module.v
#编译IPCORE
vlog ../core/ip_core.v
#编译测试激励顶层文件
vlog ../sim/tb.v
#编译本地库
#这部分是Xilinx调用方法,对于Altera需要更改
vlog C:/Xilinx/12.3/ISE_DS/ISE/verilog/src/glbl.v
#加载激励以及仿真库
vsim -novopt -t 1ps -L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -L secureip -lib work tb glbl
#加载波形, *符号表示所有的信号,类似于通配符
add wave /*
add wave/dut/sub_module_inst/*
#运行加上时间与单位
run 100us
/*******************************************************************************************
运行仿真:do simulation.do
回车即可
文章评论(0条评论)
登录后参与讨论