4、处理跨时钟域时要注意哪些问题
4.1）同步器前不能有组合逻辑电路
如上图，在前一个时钟域的dff输出和后一个时钟域输入之间不能有组合逻辑，原因是组合逻辑会造成毛刺现象，后一级时钟域的dff很可能敲到毛刺，进而引入错误。
4.2）避免重收敛（reconvergence）和分叉（divergence）
重收敛的含义是，A时钟域的多根信号分别进行同步，同步到B时钟域，然后在B时钟域从新做逻辑汇聚成一根信号。这种同步的方式有一个很大的问题，你无法预期同步后的多根信号和之前还是一致的，例如，两根信号之前都是1，但是在同步后可能变成很多的情况。所以再重新汇聚肯定会出问题。例如下图中的状态机，在A时钟域可能是S1状态，但是同步后可能就变成了S2状态了。其实重收敛的问题可以避免，就是采用格雷码编码，避免一个时刻多个数据跳变。
如下图的格雷码编码再解码，就可以解决上述的一些问题。
分叉的含义与之相反，在A时钟域的单根信号被分别同步到B时钟域的多根信号，这同样会面临同步不一致的情况，有的被同步成1，有的被同步成0。
4.3）避免将cmd和data分开进行同步，而要绑定到一块采用异步fifo实现
Cmd和data经过异步fifo处理后的延迟可能会发生变化，所以应当避免将他们分开进行同步，而要绑定到一块进行同步{cmd,data}。
最后提一下异步复位同步释放电路，这种电路在soc中也广泛被使用。
- 上一篇： 【博客大赛】IC设计经验跨时钟域异步FIFO
- 下一篇： 【博客大赛】时钟切换电路及其注意事项
相关推荐阅读
-
sunyzz 2017-08-19 10:38
- 【博客大赛】AVALON总线介绍
- 1、AVALON总线简介Avalon总线是一种协议较为简单的片内总线，是ALTERA公司定义的片上互联总线，该总线可以将诸如NIOS II的CPU与其他外设连接起来，进而进行数据交换。AVALON总线...
-
- 【博客大赛】不要轻易做职场滥好人
- 小A毕业于国内普通高校，但是他聪明，勤奋，能干，动手能力强，可是即便有这些优点也不能让小A轻轻松松找到一份好工作。这不，去年9月份小A好不容易找到一份工作，然后立马就入职了C公司，生怕C公司过两天不要...
-
- 【博客大赛】IC设计低功耗技术四
- 五：工艺层面的降低功耗前面几节都是在讨论设计人员如何在前期阶段，中期阶段降低功耗，涉及到软件层面的，硬件层面的，这些技巧基本都是前辈总结出来的，或者根据理论推论出来的。但是到了后期，想降低功耗基本就要...
-
- 【博客大赛】IC设计之低功耗技术三
- 四：RTL（寄存器传输）级的低功耗设计4.1 状态机的设计状态机编码中一般有两种方式，普通的二进制编码，特殊的格雷码，格雷码的特点是两个数据之间的跳变时只会有一个bit在toggle，显然比起多bit...
-
- 【博客大赛】IC设计之低功耗技术二
- 三、架构层面的降低功耗系统的实现有很多的方式，每种方式对功耗的影响都不相同，本节主要介绍架构对功耗的影响。3.1 高级门口电路 在同步电路系统中，时钟占据了大部分的动态功耗，因而在一些情况下，如果有些...
-
- 【博客大赛】IC 设计之低功耗技术一
- 一、前言随着计算机技术和微电子技术的迅速发展，嵌入式系统应用领域越来越广泛。节能是全球化的热潮，如计算机里的许多芯片过去用5V供电，现在用3.3V，1.8V，甚至更低的电压。目前的低功耗设计主要从芯片...
EE直播间
更多
1
2
3
4
5
6
7
8
9
0
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论