原创 运算放大器使用规则

2017-2-17 15:10 1507 11 11

运算放大器,对于学理工科的学生来说是一个耳熟能详的词。这个知识领域在大学阶段算是很有难度的了,学过电子线路的朋友一定对其不陌生,如计算增益,计算反馈等等。运算放大器作为最通用的模拟器件,广泛运用于信号变换调理、ADC采样前端和电源电路等场合。大家在学习模电课程的时候,都已经学会了运放的设计。然而在使用运放的时候,又有哪些需要注意的呢?本文就给大家来讲解一下运放在使用过程中需要注意的六大规则:


1、注意输入电压是否超限

图1-1是ADI的OP07数据表中的输入电气特性的一部分,可以看到在电源电压±15V的条件下,输入电压的范围是±13.5V,如果输入电压超出范围,那么运放就会工作不正常,出现一些意料不到的情况。

运算放大器使用规则_1


图1-1


而有一些运放标注的不是输入电压范围,而是共模输入电压范围,如图1-2是TI的TLC2272数据表的一部分,在单电源+5V的条件下,共模输入范围是0-3.5V.其实由于运放正常工作时,同相端和反相端输入电压基本是一致的(虚短虚断),所以“输入电压范围”与“共模输入电压范围”都是一样的意思。


运算放大器使用规则_2

图1-2


2、不要在运放输出直接并接电容

在直流信号放大电路中,有时候为了降低噪声,直接在运放输出并接去耦电容(如图2-1)。虽然放大的是直流信号,但是这样做是很不安全的。当有一个阶跃信号输入或者上电瞬间,运放输出电流会比较大,而且电容会改变环路的相位特性,导致电路自激振荡,这是我们不愿意看到的。

正确的去耦电容应该要组成RC电路,就是在运放的输出端先串入一个电阻,然后再并接去耦电容(如图2-2)。这样做可以大大削减运放输出瞬间电流,也不会影响环路的相位特性,可以避免振荡。


运算放大器使用规则_3


3、不要在放大电路反馈回路并接电容

如图3-1所示,同样是一个用于直流信号放大的电路,为了去耦,不小心把电容并接到了反馈回路,反馈信号的相位发生了改变,很容易就会发生振荡。所以,在放大电路中,反馈回路不能加入任何影响信号相位的电路。由此延伸至稳压电源电路,如图3-2,并接在反馈脚的C3是错误的。为了降低纹波,可以把C3与R1并联,适当增大纹波的负反馈作用,抑制输出纹波。


运算放大器使用规则_4


4、注意运放的输出摆幅

任何运放都不可能是理想运放,输出电压都不可能达到电源电压,一般基于MOS的运放都是轨对轨运放,在空载情况下输出可以达到电源电压,但是输出都会带一定的负载,负载越大,输出降落越多。基于三极管的运放输出幅度的相对值更小,有的运放输出幅度比电源电压要小2~6V,比如NE5532.图4-1就是TI的TLC2272在+5V供电的输出特性,它属于轨对轨运放,如果用该器件作为ADC采样的前级放大(如图4-2),单电源+5V供电,那么当输入接近0V的时候,输入和输出变得非线性的了。解决的方法是引入负电源,比如在4脚加入-1V的负电源,这样在整个输入范围内,输出与输入都是线性的了。


运算放大器使用规则_5

图4-1

运算放大器使用规则_6


5、注意反馈回路的Layout


反馈回路的元器件必须要靠近运放,而且PCB走线要尽量短,同时要尽量避开数字信号、晶振等干扰源。反馈回路的布局布线不合理,则会容易引入噪声,严重会导致自激振荡。


6、要重视电源滤波

运放的电源滤波不容忽视,电源的好坏直接影响输出。特别是对于高速运放,电源纹波对运放输出干扰很大,弄不好就会变成自激振荡。所以最好的运放滤波是在运放的电源脚旁边加一个0.1uF的去耦电容和一个几十uF的钽电容,或者再串接一个小电感或者磁珠,效果会更好。


文章评论0条评论)

登录后参与讨论
相关推荐阅读
sunyzz 2017-08-19 10:38
【博客大赛】AVALON总线介绍
1、AVALON总线简介Avalon总线是一种协议较为简单的片内总线,是ALTERA公司定义的片上互联总线,该总线可以将诸如NIOS II的CPU与其他外设连接起来,进而进行数据交换。AVALON总线...
sunyzz 2017-08-17 21:36
【博客大赛】不要轻易做职场滥好人
小A毕业于国内普通高校,但是他聪明,勤奋,能干,动手能力强,可是即便有这些优点也不能让小A轻轻松松找到一份好工作。这不,去年9月份小A好不容易找到一份工作,然后立马就入职了C公司,生怕C公司过两天不要...
sunyzz 2017-08-16 21:15
【博客大赛】IC设计低功耗技术四
五:工艺层面的降低功耗前面几节都是在讨论设计人员如何在前期阶段,中期阶段降低功耗,涉及到软件层面的,硬件层面的,这些技巧基本都是前辈总结出来的,或者根据理论推论出来的。但是到了后期,想降低功耗基本就要...
sunyzz 2017-08-14 22:35
【博客大赛】IC设计之低功耗技术三
四:RTL(寄存器传输)级的低功耗设计4.1 状态机的设计状态机编码中一般有两种方式,普通的二进制编码,特殊的格雷码,格雷码的特点是两个数据之间的跳变时只会有一个bit在toggle,显然比起多bit...
sunyzz 2017-08-12 16:51
【博客大赛】IC设计之低功耗技术二
三、架构层面的降低功耗系统的实现有很多的方式,每种方式对功耗的影响都不相同,本节主要介绍架构对功耗的影响。3.1 高级门口电路 在同步电路系统中,时钟占据了大部分的动态功耗,因而在一些情况下,如果有些...
sunyzz 2017-08-12 10:37
【博客大赛】IC 设计之低功耗技术一
一、前言随着计算机技术和微电子技术的迅速发展,嵌入式系统应用领域越来越广泛。节能是全球化的热潮,如计算机里的许多芯片过去用5V供电,现在用3.3V,1.8V,甚至更低的电压。目前的低功耗设计主要从芯片...
EE直播间
更多
我要评论
0
11
1
2
3
4
5
6
7
8
9
0
关闭 站长推荐上一条 /3 下一条