原创 DDR2 SDRAM硬件设计中需要注意地方

DDR2 SDRAM硬件设计中需要注意地方

在XXX板的设计过程中，DDR2 SDRAM的设计，遇到了不少困惑，经过与其他人交流和查阅相关资料，基本完成了DDR2 SDRAM部分的设计。这里以MT47H64M16HR-3为例总结了DDR2 SDRAM硬件设计需要注意的几点，以便以后使用是作为参考。

1. 电源部分

DDR2 SDRAM涉及四种电源。

V_DD：内核工作电源，为1.8V。

V_DDQ：数据总线I/O接口电源，为1.8V。

V_REF：SSTL_18电平标准参考电源。

V_TT：SSTL_18终结电源。

其中，V_DD，V_DDQ，V_REF是DDR2 SDRAM的电源引脚，V_TT不直接给DDR2 SDRAM供电，而是作为终结电阻的端接电源。除CK/CK#信号外，DDR2 SDRAM的其他信号都将终结于V_TT。由于数据位双向信号，V_TT需支持吸收和驱动电流这两个方向的电流。可计算得到，这两个方向的电流大致相等。因此，在接口总线中，当高电平和低电平信号数目相等时，V_TT电源基本不耗电，极限情况下，所有逻辑状态相同时，耗电量最大。可以通过此方法来估计所需V_TT电源的功率。

2. 上电时序

1）供电且保持CKE 低于0.2×VDDQ，ODT要处于低电平状态 (所有的其余脚可以都没有定义) 。电源上升沿不可以有任何翻转，上升沿时间不能大于 200ms；

2）并且要求在电压上升沿过程中满足，VDD>VDDL>VDDQ且 VDD-VDDQ<0.3 volts；

VDD，VDDL和VDDQ必须由同一个电源芯片供电, 并且VTT 最大只能到 0.95 V, 并且

V_REF 要时刻等于VDDQ/2，紧跟VDDQ变化。

3. 关于ODT

需要注意的是，DDR2 SDRAM的ODT技术，只是对DQ、DQS（LDQS、UDQS）、DM（LDM、UDM）等信号（在使能差分DQS的情况下，也包括DQS#信号）实现了内部匹配。而地址和控制信号灯仍需要外部的匹配终结。