原创 转贴：Verilog中阻塞与非阻塞的区别

好文收藏：
http://www.avrtool.com/Article/edaggu/HDL/200812/1506.html

核心阅读：

*仿真器首先按照仿真时间对事件进行排序，然后再在当前仿真时间里按照事件的优先级顺序进行排序。
*活跃事件是优先级最高的事件。在活跃事件之间，它们的执行顺序是随机的。阻塞赋值（=）、连续赋值（assign）以及非阻塞赋值的右式计算等都属于活跃事件。

非阻塞赋值的左式更新优先级比不上右式计算，因此
always @(posedge Clk)
        begin
            Q1 <= D;
            Q2 <= Q1;
            Q3 <= Q2;
        end

最后更新到左式的值分别是D，Q1（非D），Q2（非Q1）