原创 答scut_lmq关于bandgap的问题

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" /><?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

问题：

1、输出电压曲线是不是一定往上凸啊！？有没有可能是凹的呢？

  按照Vref＝Vbe＋VTlnN*R2/R1 式子的话应该肯定是往上凸的没有可能是凹的！

  但是有一些文章是凹的都是IEEE的文章（A low-voltage bandgap reference with resistive subdivision和New Curvature-Compensation Technique for CMOS Bandgap Reference With Sub-1-V Operation.pdf），怎样解释呢？

2、是不是一定要令运方的输出电压为VDD/2啊！（这个问题是出于要求V＋，V－的电压相等的时候式子Vref＝Vbe＋VTlnN*R2/R1才成立，那么相等的时候输出是VDD/2。我的这种理解有问题吗！？

3、还有M1管和M2管的尺寸是应该怎样定呢？

4、Bandgap电路中出现的放大器，哪些性能指标是较为重要的。还有，运放的各种性能指标分别对应bandgap的哪些性能指标有什么影响。

答1：输出电压曲线不一定是往上凸的，在我仿真的时候有可能出现多个凹凸点，在整个温度范围内VREF电压波动与凸的相比一般要小一些。凹的我仿真也出现过，不过那时是因为运放没有调好。至于IEEE论文里的那些曲线，你需要看看里面是不是采用了特殊的补偿方式。

根据VREF公式并不一定能准确预测仿真结果，因为公式是一阶或二阶近似的结果，而仿真的model远比这种近似要复杂，并且是结合了厂家工艺实测数据拟合的结果。如果能保证bandgap里面各个模块都满足理论推导的前提条件，并且工作正常，那么你可以相信仿真结果。

答2：运放的输出电压要看你做什么样的运用，在要求VDD/2的场合一般是商用运放，为了普适性而设计的。在bandgap电路里如果运放输出VDD/2，则PMOS管的Vgs就是VDD/2，而Bandgap里的电流不会做得特别大，在M1~M3匹配要求大尺寸的时候，对于要求高度匹配特性的这几个Pmos管而言，栅驱动电压无疑是太大了。合理即可，一般会取Pmos管过驱动电压Vgs-V200~300mV。

至于你说“要求V＋，V－的电压相等的时候式子Vref＝Vbe＋VTlnN*R2/R1才成立”，我想你理解错了意思。运放的V+，V－相等其实指的是“虚短，虚断”的概念，是理想运放的特征。关于这个你可以找点资料看看。即使运放的V+，V－相等，实际当中，如果运放开环使用，其输出也可能是任何值的。

答3：从图中来看，M1~M3的尺寸应该是有比例关系的，提高匹配度要求w与L均要大一些比较好。一般情况下全都相等，也可以有别的比例系数，但是这时需要你去仔细推导VREF的表达式来确定电阻的比值。

答4：Bandgap中使用的运放，看重的指标我想首先一个就是失调电压要小，否则会直接转化成△VBE的误差，使得最终的VREF出现较大误差，温度补偿性能也会恶化。

还有一个就是开环增益要足够高，低增益造成得影响与失调电压类似。带宽倒是不用太高，因为bandgap近似于直流电路，对高频特性没有太高要求。当然还要考虑运放代入bandgap后的环路稳定度。

需要注意的一点是电路启动问题。上电的时候电路有可能不工作，需要加入启动电路强制其进入我们需要的工作点。