高速串行信号相对于并行信号最主要的就是通信方式的改进，这种通信方式又叫自同步方式，也即两块芯片之间通信，其中发送芯片产生的数据流同时包括数据和时钟信息，如下图所示。
要实现上图所示的通信，在芯片内部还有更加详细的一些要求及模块来操作，具体实现可以参考下图所示模块框图。
这些最主要的模块包括串行器（也有叫串化器）、时钟数据恢复（CDR）、解串器以及均衡器等。这样的设备与源同步接口不同，因为接收机设备包含时钟和数据恢复（CDR）电路，其基于信号的跳变沿来动态地确定数据信号的最佳采样点。 换句话说，从数据中直接提取时钟信息，而不是依赖于单独的时钟。本篇我们主要来简单介绍前面三种必要的模块，均衡器会在后续的内容中介绍。
串行器要实现的功能就是并串转换，简单来说就是将原本并行的数据转换成串行的数据。目前有两种主要的并串转换方式——可装载移位寄存器和回转选择器。这些方法的简单逻辑如下图所示。
解串器的功能正好和串行器的功能及步骤相反，那就是将串行的信号又重新转换成并行信号，又叫串并转换，下面是简单的逻辑图。
时钟数据恢复（CDR）顾名思义就是将数据流里面的数据和时钟在接收端恢复出来，说起来感觉很简单的样子，但实际上如下图所示时钟恢复过程无法产生一个共用时钟或者同数据一起发送的时钟。作为替代，由锁相环（PLL）合成出一个与输入串行信号的时钟频率一致的时钟，也即PLL能根据参考时钟和输入信号来产生锁定于输入信号的新时钟，所以PLL对于Serdes的接收也是至关重要的。
这就是我们的串行信号，呈现出来的确实是比较简单，无非就是几对差分线路，但内部的操作却非常复杂。虽然简化了PCB设计，但对芯片的设计挑战巨大，因为有更多的模块集成在芯片内部了，这个对于我们PCB这块来说是看不到的，相当于一个黑盒子，典型的少林寺扫地高僧，简直深藏不露啊。
- 上一篇： 高速串行简史（三）：并行通信之源同步方式
- 下一篇： 均衡器－CTLE的秘密
-
一博科技 2023-02-27 18:10
- 探究电阻布局对端接效果的影响
- 作者：一博科技高速先生成员 孙小兵端接就是人为加入电阻来改善信号由于链路阻抗突变带来的反射问题的一种方式，并且引入成本也较低，在很多场合都有运用。但是端接电阻摆放位置一直困惑大家，或许大家...
-
- 电源大事，阻抗二字
- 作者：一博科技高速先生成员 姜杰PCB设计时，我们通常会控制走线的特征阻抗；电源设计时，又会关注电源分配系统（PDN）的交流阻抗，虽然都是阻抗，一个是信号的通道要求，一个是电源的设计要求，...
-
- 都说高速信号过孔尽量少，高速先生却说有时候多点反而好？
- 作者：一博科技高速先生成员 黄刚过孔在高速领域可谓让硬件工程师，PCB设计工程师甚至仿真工程师都闻风丧胆，首先是因为它的阻抗没法像传输线一样，通过一些阻抗计算软件来得到，一般来说只能通过3...
-
- 板厂阻抗控制5%为什么那么难？这个因素就可能把误差占满了！
- 作者：一博科技高速先生成员 黄刚应该有不少的粉丝们对PCB加工工艺有所了解，从PCB设计完成发到工厂把PCB板加工出来，完成贴片是一个很“漫长”的流程，中间可能需要经历几十道工序。大家都知...
-
- DDR调试不通？先别扔，这个操作可能帮你逆袭！
- 作者：一博科技高速先生成员 黄刚相信大家过完一个美美的春节后，学习的热情一定会暴涨，反正高速先生给大家分享技术文章的热情是非常高涨的哈！打从推出这个系列的仿真和理论相结合的话题后，文章受到了很多忠实粉...
-
- “一秒”读懂串扰对信号传输时延的影响
- 作者：一博科技高速先生成员 刘春在前几期的文章“为什么DDR走线要走同组同层？”中，我们了解了信号在传输线上的传输速度以及微带线与带状线传输的时延差异。同时也有很多热情的网友对影响传输线时...
-
Fabless技术和应用系列 – 汽车MCU芯片的设计、测试及应用市场分析 直播时间： 06月30日 10:00
/4 
文章评论（0条评论）
登录后参与讨论