原创 高速串行协议之10GBASE-KR

2017-11-3 15:28 2325 11 2 分类: PCB

随着电子通信技术的发展,信号传输的速率已经越来越快,目前总线带宽已经发展到100Gbps/400Gbps,正在向1000Gbps带宽迈进。XAUI/XLAUI,SFP+,PCIE,SATA,QPI等都属于串行总线,传输距离较短,板内走线一般局限在50cm以下。对于ATCA架构的高性能计算平台,由于需要很长背板走线,因此IEEE在2007年发布了802.3ap标准,此标准提出Backplane Ethernet概念,通常也把此标准叫做背板以太网接口标准。

在背板接口标准中(802.3ap),10G背板目前存在并行和串行两种版本。并行(10GBASE-KX4)将10G信号拆分为4条通道,每条通道的速率都是3.125Gb/s(类似于XAUI)。串行(10GBASE-KR)定义了一条通道,采用64b66b编码方式,速率为10.3125Gb/s。目前对于总带宽有较高需求或者需要解决走线密集度过高的背板,许多芯片供应商提供SerDes芯片均采用10GBASE-KR解决方案。


10GBASE-KR主要用于背板应用,如刀片服务器、路由器和交换机的集群线路卡等,其中K代表背板,R代表64/66B编码,10G则代表通信速率,作为信号完整性工程师来,主要关注的协议要求如下。


1、差分阻抗要求:100ohm;

2、编码方式:64b66b;

3、测试码型:PRBS11;

4、通道无源要求:Fa、IL、RL、ILD、ICR、PSXT。

   

而无源要求这块又分为Tx、Rx及Interconnect Channel,在此我们重点关注Interconnect Channel,协议定义如下。


IL:Insertion Loss即我们熟知的插入损耗。

 

 

 

RL:Retrun Loss即我们熟知的回损,又叫回波损耗。

 

 

Fa: Fitted attenuation,也叫损耗的均方,公式比较复杂。


ILD: Insertion Loss Deviation即插损的偏差,插损与Fa的差值也即对插损曲线波动的要求。


The insertion loss deviation is the difference between the insertion loss and the fitted attenuation.   ILD (f) = IL(f) – A(f)

 

ICR: Insertion loss to Crosstalk ratio即插损串扰比,对插损与串扰的要求。

 

 

PSXT: Power sum differential Crosstalk即总体差分串扰

 

这些要求有对应的计算公式,将公式编入软件里面就能作为规范曲线,此外协议也有对应的Matlab规范插件,将通道S参数输入后就可以得到通道的判断结果,如下结果所示。

 




PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

curton 2019-6-5 20:46

高速串行协议 学习下
相关推荐阅读
一博科技 2025-01-21 16:17
过孔的设计孔径是真的很重要,但高速先生也是真的不关心
高速先生成员--黄刚这不马上就要过年了嘛,高速先生就不打算给大家上难度了,整一篇简单但很实用的文章给大伙瞧瞧好了。相信这个标题一出来,尤其对于PCB设计工程师来说,心就立马凉了半截。他们辛辛苦苦进行P...
一博科技 2025-01-21 09:04
不是!让高速先生给个过孔优化方案就那么难吗?
高速先生成员--黄刚又是崭新的一年哈,高速先生在总结去年一年的粉丝互动问题时,惊人的发现排在前列的问题就包括了差分过孔的优化方法能不能大概给出来。当然,大家都知道,像传输线的阻抗板厂可以来保证,但是它...
一博科技 2025-01-10 17:09
为什么负我不负她,PCB上的光学点是如何出轨的
高速先生成员--王辉东北国的浪漫,是雪给的。冰雪是一个南方人心头的执念,北方人丢不掉的眷恋。林如烟说想去北国看看,赵理工说我愿陪伴。北风呼啸,大雪飞扬,那刺骨的寒冷,洋溢着北国的铁骨柔肠。苍莽的天地气...
一博科技 2024-05-20 18:05
好吧,高速先生承认这个PCB设计方法的确有点意思,但是不多!
玻纤效应,作为一种神秘和隐晦的存在,一直都是做高速信号设计的工程师们无法放心的一环。作为一种虽然不一定会发生,但是一发生起来又很影响信号质量的存在,设计工程师和板厂可谓想尽了一切办法去尽量规避。由于C...
一博科技 2024-03-04 16:06
端接电阻没选对,DDR颗粒白费?
高速先生成员--姜杰端接可以解决很多反射问题,如果还有问题,有没有一种可能是端接电阻阻值没选对?对于点到点的拓扑,末端并联电阻的阻值比较容易选择,端接电阻阻值R与传输线特征阻抗一样即可。VTT为1V时...
一博科技 2024-02-27 15:49
深入分析时钟信号走在PCB的表层到底有什么风险?
高速先生成员--黄刚首先不要质疑前辈们的话,时钟信号的确最好不要放在表层,哪怕是你认为很低频的时钟,像25MHz、100MHz、156.25MHz这些时钟。做多了高速串行信号设计的工程师们可能只会觉得...
我要评论
1
11
关闭 站长推荐上一条 /3 下一条