在Verilog中，符号^为按位异或，可用于如下用途：
1.交换两个参数的值而不引入第三个参数
适用于组合逻辑电路中，阻塞赋值。
reg [3:0] a = 4'b1010;
reg [3:0] b = 4'b0011;
a = a ^ b = 4'b1001;
b = b ^ a = 4'b1010;
a = a ^ b = 4'b0011;
reg [3:0] b = 4'b0011;
a = a ^ b = 4'b1001;
b = b ^ a = 4'b1010;
a = a ^ b = 4'b0011;
2.判断奇偶性
适用于奇偶校验。
reg [3:0] a = 4'b0011; //偶
reg parity_a;
reg [3:0] b = 4'b0111; //奇
reg parity_b;
parity_a = ^a = 0； // 等价于parity_a = 0^0^1^1 = 0;
parity_b = ^b = 1; // 等价于parity_b = 0^1^1^1 = 1;
reg parity_a;
reg [3:0] b = 4'b0111; //奇
reg parity_b;
parity_a = ^a = 0； // 等价于parity_a = 0^0^1^1 = 0;
parity_b = ^b = 1; // 等价于parity_b = 0^1^1^1 = 1;
相关推荐阅读
-
illyasviel 2021-08-11 23:39
- FIR滤波器使用
- 1M + 5M + 6M Numerator = [14 108 296 404 296 108 14]; 幅频响应 原始信号1~40ans = 列 1 至 ...
EE直播间
更多
-
是德科技新技术与方案测试研讨会-射频测试新品应用论坛 直播时间： 10月17日 13:30 -
是德科技新技术与方案测试研讨会-IC专场 直播时间： 10月17日 13:30
1
2
3
4
5
6
7
8
9
0
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论