原创 PCB高速设计总结1

2008-9-25 09:36 2611 5 5 分类: PCB
<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


一、Protel-DXP软件使用技巧


使用DXP已经有一段时间了,其中简单的、复杂的板子也布过一些。没想到这次还是出现很多技巧性问题。真是学无止境。唉。


l        布板前首先要和厂家联系问清:最小过孔大小、最小线宽线距和线路阻抗。


我这次问的是重庆航凌公司,使用的过孔尺寸为:   




BGA内部扇出


一般过孔


紧密空间


电源、地


大电流线


0.25<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />-0.35mm


0.35-0.5mm


0.3-0.4mm


0.4-0.6mm


0.6-0.9mm


注意:外径是内径的1.5倍 除了最小0.25-0.35外,其他是按0.05mm刻度自由定义。


l        Tool/Preferences/Option中修改Cursor Type Large90 这样划线时光标可以直接做垂直尺用。


l        按住CTRL选取一个net或者via会把整个相关网络‘高亮’方便观察。


l        Q键可以在mm单位和mil单位切换


l        Shift+F 再点击目标。可以调用全局查找功能,这个功能十分有用,可以成批修改如线宽、过孔大小等各种属。


l        负片切割必须用无电器连接的画笔,并且画出来的切割线宽10mm如果想改变其宽度可以用上面的批处理功能。


l        负片整片有一个网络,并且无法取消,我只能把整片网络设置在no use net上。这点很怪,不知道对制版有没有印象,目前无法解决。


l        布线前把top overlaybottom overlay取消显示,这样可以更好的布局和布线。并且text的字体可以用批处理功能调节。(批处理太有用了!以前我都是用手一个一个改的)


l        布局很重要,这点在高速设计中详细介绍。6层板由于有专用地层和电源层。首要的为时钟信号。我的这块板中时钟信号比较多,开始时计划好其走线路径。我的方法为:把时钟信号包地后在电源层切割走线。


l        高密度设计中,布线能流畅布通一定要注意‘衡平竖直’原则。我的原则为:在某个区域内,一层为引线,而另一层为批量走线。并且层与层之间批量的走线遵循十字交叉原则。这样才可以顺畅布通,要不然到最后一定有些信号线无法连接。


 

l        Warning - Pad/Via touching plane splitting primitives 错误。


内层切割的时候一定要注意过孔的位置。如果过孔正好压在内层切割的边界上会出现这个错误。(呵呵,我布完线第一次做Design rule check时发现近200这个错误:)。


l        内层电源切割时,要设计下rule->plane中的规则:clearance不用20mil8mil或者10mil足以,用20mil的安全距离BGA内部都堵住了。连接形式也最好选‘direct connect’ 这样导电性能好。


l        注意工艺问题,安全距离并不代表焊接时容易焊。焊盘离过孔尽量远点。


l        SCH时,Net Label我用的是全统一命名(这样查找时比较容易)但也带来个问题:层次设计top层必须要连接各个层的端口,否则会出现重复定义的错误,很麻烦。绕过层次图设计,找了张最大的SCH图纸,直接把所有的部分拷贝上。不推荐别人这么做,尤其几个人合作工作的时候,很容易出现错误。


 

文章评论0条评论)

登录后参与讨论
我要评论
0
5
关闭 站长推荐上一条 /2 下一条