原创 FPGA 上电初始

       最近项目调试过程中，发现了一个之前没注意的问题。FPGA IO出来接74ALVC164245电平转换芯片，然后输出接外部设备。

     上电时，外部设备发出砰砰的声音，正常情况下，只有我发出指令时，外部设备才会动作的。仔细检查，是否FPGA程序出了问题，程序很严谨。

     于是把板子单独测试，用示波器捕获上电初始FPGA的IO管脚，这才知道FPGA上电时刻，IO管脚为高阻，旋即拉低。即产生一个高电平脉冲，而外部设备正是高电平动作。

    针对这问题，从FPGA拉一个管脚出来，配置此管脚为低电平，作为74ALVC164245的使能信号（25和48管脚，低电平有效）。这样即使上电初始，FPGA IO管脚输出为高电平，电平转换芯片并不工作，不会影响后续电路的动作。

   问题解决，其实这个问题本可以在设计初期解决的，只能等下一版本再解决。另外FPGA IO高电平维持时间为88ms，从EPCS里引导程序到SRAM是否需要这么久，这一点值得讨论。