下图是一个垂直结构、平面型栅极、n沟道的功率MOSFET。源极在上，漏极在下，中间是为提高漏-源截止耐压而插入的外延层（epi），外延层采用n-掺杂。漏极位于epi底部，用金属层和n+掺杂的材料层与epi连接（欧姆连接）。上部两侧在epi中制作了p型材料区（p阱），然后在p型材料区内植入n型材料制作源极，源极通过顶部金属层与p型材料区直接相连。顶部中间区域是栅极，使用多晶硅材料制造，并通过二氧化硅与epi分开。
这是一个独立的MOSFET管芯，也叫元胞。实际的功率MOSFET芯片，是数千个元胞以一定的间距并联组成的。
（图来自Ref 1）
这个结构形成了一些寄生元器件和电路。设计电路时关注较多的是寄生二极管D2（体二极管，p型材料区和epi组成），漏-栅寄生电容C（Cgd，也就是Miller电容）和寄生三极管。
Ref
1. Impacts of the dV/dt Rate on MOSFETs. Toshiba. 2018
作者： 电子知识打边炉， 来源：面包板社区
链接： https://mbb.eet-china.com/blog/uid-me-4061550.html
版权声明：本文为博主原创，未经本人允许，禁止转载！
EE直播间
更多
-
无线前沿新技术与测试技术峰会-线上直播 直播时间： 12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间： 12月06日 10:00 -
功率表的基础知识及其校准 直播时间： 12月10日 10:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论