第一天，fpga的输入端信号 不可以直接定义为线网类型，可以定义一个新名称为线网类型，再让输入端信号赋值等于它即可，quartus ii中的signal tap ii中综合下载程序，需要把生成的stp文件给勾掉，在setting选项中设置，还有电平转换时，选择电平转换芯片时需要考虑到驱动能力是否足够大，一般化xilinx中默认的没有用到的IO管脚需要设置为上拉或者下拉状态。
EE直播间
更多
-
精密半导体参数测试解决方案 直播时间： 01月08日 10:00 -
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论