原创 ＦＰＧＡ个人时序分析(B)_LC

移除时间（Removal Time）检查

原则：异步控制信号变化的时刻不能介于寄存器的latch edge和相应的保持时间之间，否则会导致寄存器的保持时间违规，数据输出会进入亚稳态。

1：输入引脚—寄存器（pin to register）；

2：寄存器—寄存器（register to register）；

(1):输入引脚—寄存器（pin to register）;

Removal slack time=Data arrival time—Data arrival time;

Data arrival time=launch edge+input min delay of pin+min pin 

               To register delay;

Data required time=latch edge+clock network delay to

                destination delay+uth;

(2):寄存器—寄存器（register to register）；

Removal slack time=Data arrival time—Data required time;

Data arrival time=launch edge+clock network delay to source

               register+utco+register to register delay;

Data required time=latch edge+clock network delay to destination +uth;

IO接口约束之output delay

Output Max Delay=<PCB max data delay>+<外部器件的Tsu>

+<PCB min clock>；

Output Min Delay=<PCB min data delay>—<外部器件的Th>—<PCB max clock >;

注：PCB max data delay：为数据在PCB板上的走线延时

外部器件的Tsu与Th：在芯片手册上有

PCB max clock ：是指在PCB板上时钟到达源寄存器  与时钟到达目的寄存器的差。

PCB板上的走线延时和PCB板的介电常数以及信号传播速率有关。（注：真空中信号的传播速率为11.85inch/ns，信号在PCB板上的传播速率=信号在真空中的传播速率/PCB板的介电常数)

假如一块PCB板上的介电常数e=4.3,则其传播速率为

11.85/（）=5.71 inch/ns(即0.175ns/inch)。由此可得，信号在PCB板上的走线延时的经验值为：5555mil/ns(或0.18ns/1000mil)

IO接口约束之input delay

Input Max Delay=<数据经过外部器件的最大Tco>+<数据经过PCB的最大延时>+ <PCB max clock delay>；

Input Min Delay=<数据经过外部器件的最小Tco>+<数据经过PCB的最小延时>+ <PCB min clock delay>；

注：

    数据经过外部器件的Tco：可以查看芯片相关datasheet   确定；

数据经过PCB的最大延时：为数据在PCB板上的走线延时；

PCB max clock ：是指在PCB板上时钟到达源寄存器   与时钟到达目的寄存器的差；