原创 【博客大赛】关于signal tapⅡ中如何在一个窗口中显示整个周期的波形数据的分析

2013-11-28 19:56 7915 21 22 分类: FPGA/CPLD

       对于初学者来说,signal tap的使用方法网上已有许多介绍这里就不再具体细述具体可参考:网上《使用SignalTap II逻辑分析仪调试FPGA》。这里主要讨论如何在一次采样中完整的显示一个周期的数据。

本分析以用DAC0832产生锯齿波为例。我所设计产生的锯齿波的周期为50MHz/8=6.25MHz,系统时钟为50MHz。

采样时钟采用系统时钟(采样时钟决定了显示信号波形的分辨率,它的频率要大于被测信号的最高频率,否则无法正确反映被测信号波形的变化。Signal Tap II在时钟上升沿将被测信号存储到缓存)。它决定了显示框中每一小格的时间长度(比如采样时钟为50MHz,那么每一小格就是0.02us)。

采样深度设置为2K,即整个采样所包含的的采样次数,也就是每次显示框中所能显示的最多的点数,此处为2048个,这样整个signal Tap II窗口所能显示的被测信号波形的时间长度为Tx,计算公式如下:Tx=N×Ts=2048*0.02us=40.96us,N为缓存中存储的采样点数,Ts为采样时钟的周期。设置如下所示:

qq截图20131128194948.jpg

如果想要显示一个完整的锯齿波,即signal tapⅡ能显示的时间长度至少要为一个锯齿波周期,它的决定条件则有以下三方面:采样频率(即一个周期锯齿波中需要含有多少个数据),采样深度,和能显示的时间长度。这样的话假设锯齿波周期为20.48us,一个周期中有2**7=128个数据,采样时钟选择50MHz的话,那么采样深度至少要为1K,(depth=20.48us /50MHz =1024=1K),在本例中我所设计的采样深度为2K那么整个窗口就可以显示两个周期,如下图所示:

q截图20131128195032.jpg

   总之:若想保证整个窗口能显示至少一个完整的周期,必须要使窗口所能显示的时间长度大于波形的周期,依据这个原则就可以自由调整采样时钟和采样深度了。

文章评论1条评论)

登录后参与讨论

1053683568_507245520 2013-11-30 16:15

先自顶一下
相关推荐阅读
1053683568_507245520 2014-03-20 11:19
cadence16.6 软件绘制PCB板
   最近一直在学习cadence的使用,现在就对近来学习做个总结,虽然还没有达到熟练的程度,但是也希望可以给后来者做个借鉴吧。         本人的方向是硬件方向,马上面临着找工作的压力。...
1053683568_507245520 2014-01-03 21:02
【博客大赛】自己定制DPRAM的读写操作
DPRAM的读写操作 下面是本人写的DPRAM的读写操作,自己定制DPRAM,不用altera FPGA 内部自带的IP core,选择的存储器块类型是M9K(对于不同类型的存储器块,当同时对...
1053683568_507245520 2013-12-15 20:51
【博客大赛】我的EDN
我的EDN 每次进入EDN网站,看到大家在踊跃的分享自己的学习经历,经验,以及聊生活谈梦想,都会激发我的热情,激发我对生活的热爱,对未来的幻想,对自己的思索。当我懒惰时,我会进来看看,看看特权...
1053683568_507245520 2013-12-07 11:31
【博客大赛】利用FPGA控制VGA接口来使显示器显示彩条纹(里面包括调试中的查错检查方法)
利用FPGA控制VGA接口来使显示器显示彩条纹 最近一直在调关于通过VGA接口来控制显示器的程序,今天终于调试出结果来了,赶紧上来与大家分享一下。 1、VGA显示原理 常见的彩色显示器...
1053683568_507245520 2013-12-06 11:45
【博客大赛】利用VHDL产生奇分频器
利用VHDL产生占空比为50%的奇倍数分频电路 一般的介绍VHDL语言的书在对分频器进行举例描述的时候,都是举得偶数倍分频的例子,因为那相对来说比较简单(只需要设置一个中间信号变量,然后在分频...
1053683568_507245520 2013-12-06 11:45
【博客大赛】VHDL进程语句的并行执行分析
相信许多人在学习VHDL时,都会对进程如何执行的,以及进程之间的并行执行产生疑问,本文将以下面一个具体的例子来分析单个进程的执行,与进程之间的并行执行。 library ieee; use...
我要评论
1
21
关闭 站长推荐上一条 /2 下一条