原创 嵌入式逻辑分析仪使用方法

2013-9-18 09:33 1800 9 9 分类: FPGA/CPLD

 

Quartus II 中嵌入式逻辑分析仪可和设计文件一起下载到目标芯片中,用以捕捉目标芯片内部信号节点信息,同是又不影响系统的正常工作。
1、打开Signal Tap II编辑容器:Tools-Signal Tap II Logic Analyzer.打开后在JTAG Chain Configuration的下面选择Setup,设置好合适的编程器件并添加好sof文件。
4f4126338a6412c71a4cffe5.jpg
2、在实例instance的下面,双击以添加要被分析的节点。如图所示:
46f8d8d3bd1fe8e0a9ec9af1.jpg
3、设置采样时钟和深度等:
a2391c7a0b9cb3d22e73b3ee.jpg
4、保存文件,重新全程编译。点击Program Device按钮,然后便可开始分析数据了,点击Autorun Analysis,便可获取数据了。
04856c23f6dc696d9822ede9.jpg

注意:全部测试结束后不要忘记将Signal Tap II从芯片中除去。方法关闭Enable SignalTap II Logic Analyzer项,再编译、编程一次即可。
951419faf1d15f21a8d311df.jpg

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
9
关闭 站长推荐上一条 /3 下一条