原创 latency与delay

latency与delay是FPGA设计中常用到的两个概念，可惜国内很多资料将二者混淆，都翻译为延时，这是不确切的。latency意思是潜伏(latency一般翻译成“处理等待时间”)，比如，第四个时钟才用的数据，但该数据已在时钟1输出，为此，采用某种方法，如D触发器级联等，使该数据在1、2、3时钟器件淹没（输出端看不到），即为潜伏。 delay是指数据应在时钟1输出，但却在时钟2输出，这就是延时，延时有线延时，门级延时等，大多数情况下是不期望的。

 

latency是相对于某个时钟位置起始的1个或多个时钟周期后数据才有效；

delay是相对于时钟边沿的某个时间段后数据才有效。