由真值表和D触发器构成。改变真值表的值就改变了逻辑功能，再通过和D触发器组合来实现任何时序逻辑。实际上就是去修改这些真值表和连接关系，使他们组成一张专门的真值表，去实现特定的功能。
- 上一篇： 2013阿里巴巴笔试题
- 下一篇： FPGA的硬件设计思想
EE直播间
更多
-
无线前沿新技术与测试技术峰会-线上直播 直播时间： 12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间： 12月06日 10:00 -
全面掌握功率表应用及校准 直播时间： 12月10日 10:00 -
提升毫米波信号测试精度 直播时间： 12月18日 14:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论