原创 【心得笔记】pipeline RISC设计（3）－－一个简单的三级流水线CPU组织结构

pipeline RISC设计（3）－－一个简单的三级流水线CPU组织结构<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

CPU简单描述：

指令格式，两源一目标，例如add ra, ra, rb 或者add ra ,ra, imme

寻址，寄存器寻址，立即数寻址

寄存器个数X个，位宽32 bit，寄存器组(Register file)为2读1写

运算，ALU运算

流水线，三级流水线，

  第一级，取指加译码

  第二级，取操作数＋运算或者Memory读操作

  第三级，寄存器写回

指令从ICache中取出，另外该CPU可以从外部异步Memory中读取数据，但这一阶段暂时不支持向Memory中写操作

该CPU素描长相如下：(图中只是示意性的画出了两个寄存器)