原创 【心得笔记】pipeline RISC设计(4)--增加移位指令

2009-2-26 18:25 2369 3 3 分类: FPGA/CPLD

pipeline RISC设计(4)--增加移位指令<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


 


在上面CPU描述的基础上,再增加桶式移位指令,指令例如,


  asr ra, ra, rb,其中ra放置要被移位的操作数,rb放置移位位数;


或者


  asr ra, ra, imme,其中ra放置要被移位的操作数,imme为移位位数


该桶式移位器用乘法器方法实现,在图中乘法器后面的多路选择器是选择算术移位/逻辑移位/循环移位的。


画图如下,


PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
3
关闭 站长推荐上一条 /3 下一条