原创 【心得笔记】pipeline RISC设计(5)－－增加data cache

pipeline RISC设计(5)－－增加data cache<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

给CPU增加一个同步Data Memory读取的功能，同步Data Memory接口可以连接DCache或者通过CPU Bus Interface连接到外部总线（例如AMBA）上。

  注意无论是访问异步Memory或者同步Memory，ALU输出的是访问Memory的地址，Memory的输出被读入到寄存器当中；并且指令格式没有差别，都类似于

     ldr ra,[rb], imme 【取rb+imme地方的memory内容送到ra】

  访问两种Memory的区别对Programmer是透明的，但是对于CPU来说，访问同步Memory要阻塞流水线一个cycle。

画图如下，