原创 【心得笔记】pipeline RISC设计(6)--深入ALU

2009-2-26 18:31 2192 5 5 分类: FPGA/CPLD

pipeline RISC设计(6)--深入ALU<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


 


ALU展开,如下图


 



 


其中,假如我们支持4种逻辑运算:And, Or, Xor, Nand


则逻辑单元的一个bit的输出用一个4输入look-up table实现;32bit需要324输入查找表。


逻辑单元的示意图如下,


PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
5
关闭 站长推荐上一条 /3 下一条