原创上电时序

 2009-10-28 13:07  7134 4 4 分类: 工程师职场

利用电压跟踪控制器提高多电源系统可靠性

宽带通讯及大规模高速存储系统近年来得到了飞速发展，为进一步提高数据处理能力，会越来越多地采用新工艺、新技术开发生产的通讯控制处理器 - MCU、DSP、PLD等，这些新型器件通常需要两个供电电源（I/O口和内核），由多个这种器件构成的通讯系统往往需要3路或更多的供电电源。这些电源的性能各不相同，启动和关闭时间也千差万异。因此很难满足高速处理器件对上电、断电时序的要求。而I/O口和内核电源的上电、断电顺序的正确与否除了关系到系统是否能够正常启动，同时还影响硬件电路的可靠性，因为如果上电过程中，内核电压与I/O电压上电时序不对，导致I/O口电压与内核电压差过大，可能导致器件损坏。因此谨慎设计上电/断电时序控制或保护电路对这类系统可靠性十分重要。

传统多电源系统上电时序

广告插播信息
维库最新热卖芯片： HEF4011BP LT1205CS IS61C64AH-15N AD940 IRG4PF50WD LF13741N HCF4047M013TR LA7836 MAX488CSA STG1703J-13 <?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

为了便于说明，我们以一个3电源供电系统为例，其中+5V为外围电路的供电电源，DSP的I/O口电源为+3.3V, 内核电压为+1.8V, 后两个电源由+5V通过DC/DC变换器得到。如图1a所示，图1b （I/O口电压比内核电压先上电）和图1c（I/O电压比内核电压后上电）为可能的上电时序。

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />

由图1可见，该系统上电/断电时序完全由DC/ DC电源本身及负载特性所决定，不能满足DSP等器件的上电要求。

传统的时序控制电路

采用比较器、电压基准、阻容元件构成的上电时序电路如图2所示。图2电路保证在没有V cc1的情况下Vcc2处于关断状态，它在一定程度解决了上电/掉电的时序问题。但时序仍与Vcc1 的上升时间有关，这一点可能无法让设计者接受。同时它也存在Vcc1撤掉后Vcc2 会继续维持一段时间的问题--该时间与RC时间常数和 Vcc1的下降时间有关。另一个缺点是至少需要5个元件才能实现此功能。

集成电压追踪器实现自动时序控制

MAXIM公司推出的两款集成电压跟踪控制器 - MAX5039/MAX5040能够实现多电源系统上电/掉电时序的自动控制，当内核电源发生故障时，自动关闭I/O口直流电源。

图3所示电路除了实现了图2电路的功能外，它还具有以下附加功能：1. 当VCC电压低于预先设置的电压门限值(比如2.5V)，MAX5040的SDO输出为低电平，I/O口和内核直流电源变换器均被关闭；2. 掉电时，当MAX5040检测到VCC低于预先设置电压门限时，SDO立即变低，又将上述两个电源关闭，这样就避免了输入电压过低时的不确定状态，提高了系统可靠性；3. 如果内核电压在启动过程中一直关闭，通过NMOS将V core维持在Vcore预设附近15ms后，MAX5040会自动判断内核电压尚未开启，将SDO变低，关闭I/O口电源变换器。