这个问题出在MODELSIM6.2b中，而在6.1f中是没有问题的。
出现这个问题是由于modelsim的编译优化。在modelsim的安装目录中有modelsim.ini文件，将此文件中的VoptFlow = 1 注释掉，或者把1改为0，这样可以关闭modelsim的编译优化，然后就不会出现不能加波形的问题了。
- 上一篇： FPGA下载“成功”但无现象
- 下一篇： verilog中wire与reg类型的区别
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论