原创 FPGA的调试过程

随着设计尺寸和设计复杂性不断增长，使得基于现场可编程门陈列(FPGA)的系统设计验证和验证过程成为一个关键部分。接入内部信号有限、先进的FPGA封装和印刷电路板(PCB)的电气噪声，都会导致设计调试和验证成为设计周期中最困难的流程。您经常会把设计周期的大部分时间用在设计调试和验证上。为帮助工程师完成设计调试和验证过程，工程师需要新的工具，当设计在FPGA上全速运行时，帮助调试设计。

<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

FPGA 调试方法

在设计阶段，最关健的是选择使用哪种FPGA 调试方法。在理想情况下，需要一种方法，它可以移植到所有FPGA设计中，能够洞察FPGA 操作和系统操作，能够找到和分析难题。有两种基本在线FPGA调试方法：使用嵌入式逻辑分析仪和使用外部逻辑分析仪，如混合信号示波器或逻辑分析仪。选择使用哪种方法取决于项目调试需要。

嵌入式逻辑分析仪核心

主要F P G A 厂商都提供嵌入式逻辑分析仪内核，如Altera 的SignalTap? II 和Xilinx 的ChipScopeTM ILA。这些知识产权模块插入FPGA设计中，同时提供触发功能和存储功能。FPGA 逻辑资源用来实现触发电路，FPGA 存储模块则用来实现存储功能。JTAG 用来配置核心操作，另外用来把捕捉到的数据传输到PC 上，以便进行查看。由于嵌入式逻辑分析仪使用内部FPGA资源，它们通常会与能够更好地吸收核心开销的大型FPGA 一起使用。在一般情况下，核心占用的资源最好不要高于可用的FPGA 资源的5%。

外部测试设备

由于嵌入式逻辑分析仪方法的局限性，许多设计人员采用另外一种方法，把FPGA的灵活性与外部混合信号示波器（如MSO4000系列）或逻辑分析仪（如TLA系列）的功能结合起来。在这种方法中，感兴趣的内部信号被路由到FPGA没有使用的针脚上，然后这些针脚被连接到外部测试设备上。这种方法利用外部测试设备中非常深的采集存储器。在调试的问题中症状与实际原因之间相隔很长的时间时，这种方法非常实用。它还能够把内部FPGA信号与电路系统中的其它活动关联起来。与嵌入式逻辑分析仪方法一样，也应该考虑一些矛盾：

针脚数量与内部资源的矛盾

外部测试设备方法使用的逻辑资源非常少（如果有的话），不占用FPGA 存储器。这些资源被释放出来，实现所需的功能。问题是现在您需要增加更多的针脚，专门用于调试。而很明显，这些针脚本来是可以用于设计的。

探测与工作模式的矛盾

与嵌入式逻辑分析仪方法要求的探测技术相比，外部测试设备把探头连接到外部测试设备要复杂得多。您需要确定如何使用MSO或逻辑分析仪探头接入FPGA信号，而不能重复使用电路板上已有的JTAG连接器。最简便的技术是在您的电路板上增加一个调试连接器，这样就可以轻松地把FPGA 信号与系统内的其它信号关联起来。

成本与灵活性的矛盾

尽管外部测试设备的购置成本要高于嵌入式逻辑分析仪，但使用外部测试设备可以解决很多问题。MSO 或逻辑分析仪不仅可以用于FPGA调试，还可以用于解决其它数字或混合信号设计所面临的挑战。在采集模式和触发功能方面，您还可以获得更大的灵活性。通过外部MSO，您可以以非常高的定时分辨率，触发和采集各种模拟信号、数字信号及串行信号。通过外部逻辑分析仪，您可以接入最多16 种不同的触发状态，并可以在定时分析模式下以非常高的定时分辨率捕获非常长的缓冲数据。